硬件常见问题——信号过冲

最近做项目总是遇到信号过冲问题，一般同时存在上冲和下冲。另外还有与之对应的回沟问题。

打算把这块内容学习总结下：

———————————————————————————————————————————

通常主芯片与其他外设之间有许多传输线，信号在这些传输线（PCB上的走线）上行走。在高速信号中，通常存在信号的完整性问题。影响信号完整性的因素之一就是，阻抗不匹配。这时候在传输线上由于阻抗不匹配，信号会存在反射情况，反射信号与原始信号叠加，就会产生过冲、回沟、台阶等信号完整性的问题。

定义：过冲是在电平发生跳变时出现的一种现象，电平跳变后第一个峰值电压或谷值电压超过设定的标准电压（一般主芯片会对这些IO口的过冲值进行限制，通常是[-0.3V ~ VCC+0.3V]）。如果之后第二、三个峰值电压存在较大起伏，则形成振铃。

危害：1. 过冲的存在会影响芯片的使用寿命，因为峰值电压超出IO的承受能力，会使内部器件受到损坏，也会损坏电路元器件。影响寿命的程度主要看过冲的最大幅值、持续时间和发生频率。2. 过冲、回沟和振铃也会影响接收端对高低电平的判断，尤其是回沟。如果回沟的低值小于高电平，则会导致产生两次高低电平跳变的假象，从而导致接收端误判。

产生原因（简述，详情可以百度到）：主要原因在于传输线的阻抗不匹配，造成信号的反射，多个反射信号和原信号在传输线上进行了叠加，导致过冲和振铃。（可以想象下光从空气中射入水中，两个地方的传输系数不同）

建立模型：源端—Rs—Rz—末端

一般理想情况下，末端接受的输入阻抗无穷大，源端输出端的输出阻抗趋近于0。设源端串接的匹配电阻阻抗为Rs，传输线（PCB走线）阻抗为Rz。信号会在传输线两端无休止的反射振荡，反射电压的幅值越来越趋近于0，最终趋于稳态。

如果Rs<Rz，且信号变化较快，则产生过冲振荡；如果Rs>Rz，则边沿会变缓或者产生回沟，上升时间变长。Rs=Rz，才是理想的状态。

解决方法：

1. 如果是主芯片发出来的信号过冲，则可以减小驱动电流。（但是一般不用，因为大多是PCB会不一样，因此阻抗也不一样，如果每款都调驱动电流，则变动较多）

2. 源端电阻更改，进行阻抗匹配。本质上是消除信号路径上的阻抗突变。（在设计原理图时就需要在源端预留一个电阻位置，并且PCB布局时放在靠近源端的位置）（后续过冲问题修改时，可以通过计算阻抗值，或者拿大电阻试下去）

3. 在末端并联一个匹配电阻到电源或者地（类似上下拉电阻）。这个可以消除信号在末端的一次反射，但增加了功耗，一般不用。

4. 增加TVS管限制峰值。（考虑成本问题，一般也不用）

5. 在源端增加一个对地的电容。电容可以抑制信号的突变，从而使信号边沿变缓达到减小过冲的目的。但是边沿变缓后也会影响一些信号的传输和识别，尤其是对边沿时间有要求的。因此也不会常用，用的时候也是上件容值小的电容，降低RC值。

参考：Spring嵌入式工作室