【verilog学习1Days】

verilog是什么?

verilog是一种硬件编程语言，语法内描述的是硬件如何执行的动作，主要是信号波形随时间变化而变化的问题。
本人有C代码的开发基础，与C语言最大的不同是，在Verilog模块的执行有并行发生的可能，C在一段时间内则是串行执行的，所以考虑的问题侧重有所不同。Verilog更注重在此时此刻的波形高低的绝对关系。
另外在开发的过程中增加程序的可读性也是开发verilog开发的重中之重。~~现实中恰恰相反，这种摆烂行为只会限制自我技术的发展，当然每个人总有点正当理由嘛！这个问题还是留给心理老师吧！~~代码前期学习时好多问题出现在，代码书写不规范上，这个是习惯养成了收益终生。鄙人拙见不才多有叨扰望诸君海涵。

verilog能干甚？

Verilog前期的工作可能就是写写驱动之类的，当把基础的用法摸熟了就能做一些别人做不到的事情搞搞算法，或者在有限资源通过代码的优化强化算力，或者做模拟信号的数字化处理…
其实verilog用好了可以编写任何数字电路的逻辑模型，就像一个军火库。不过正因如此都需要一点一滴的去积累，Verilog很贴近硬件执行所以细心很重要。

怎么学？

其实在下也是半路出家，在学习的时候遵从短平快的原则。
时间上需要快战线要短毕竟精力有限，找到自己短时间内可以完成的样子。
计划要平还是那句话每个人精力有限安排的事情如果太艰巨，大脑就宕机了。科学的增加训练力度，毕竟大脑器官也是器官嘛遵从其可承受范围内的锻炼刺激才是良性的出发点。
训练快工科的知识多实践，不实践理论只是白纸，在一个知识点后加个小训练加深印象。
前期的代码基础部分可以看一下>菜鸟教程: 菜鸟教程的前几章他中间省略了一些东西，对初学者不友好。还需要参考>HDLBits:HDLBits和百度到的verilog基础语法相互印证。同时在ModelSim上练习一下基础的，这样就把书读薄了。