qq_40567244的博客

SV——接口

SV

48.接口与模块不同的是，接口不允许包含设计层次，即接口无法例化module，但是接口可以例化接口。65.接口经常会有关信号集成在一起，这意味着对于拥有多组不相关的设计而言，它可能需要多个接口实例才能完成与其他模块的连接。54.模块的端口如果是interface类型，那么在梨花的时候必须连接到一个接口实例，或者另外一个接口端口；56.接口中的变量或者线网的信号，对于连接到端口的不同的模块则可能具备着不同的连接方向。36.Verilog是通过模块之间的进行端口链接来实现完成模块的通信的；...

降低了Verilog语句中容易混淆的方式，也可以使得仿真工具、综合工具、形式检查工具、语义检查工具和其他EDA工具可以更加准确的检查设计的实现意图。为了保持仿真与综合一致，SV提供了unique和priority的声明，结合case，caseX和casez来进一步实现case对应的硬件电路。@*的敏感列表可能表达不完全，例如一个过程块调用一个函数，那么@*则只会将该函数的形式参数自动声明到铭感列表，而不会将函数展开。下面的if语句中的多个条件判断可以变得更为简洁//判断a是否在一系列的集合里边。...

/assigns123toi//因为123当前是一个十进制的整形，所以用str.atoi。Str.{atoi(),atohex(),atooct(),atobin()}将字符串转变为。十进制、十六进制、八进制或者二进制（指的是当前字符串的类型，而不是目标类型，这里需要特别注意）。str.putc(i,c)将第i个字符替换为C，等同于str[i]=c;Str.substr(i,j)将第i个字符到第j个字符的字符串返回。//显式类型转化整形转化为字符串类型。r=r_t’(a);...

/这个时候instruction_word_t就是一个类型。//注意，这里没有使用typedef这个关键字限定，instruction_word是一个变量。note关于单引号在什么时候时候，连续数组(不用单引号)与不连续数组(用单引号)//用这个类型声明一个变量IW。结构体类型默认也是变量类型，用户可以显示声明其为var或者wire类型。----其成员可以是任何变量的类型，包括自定义类型或者其他常量类型。由于结构体变量赛一个集合，因此结构体类型的变量也可以用来索引到其内部。//通过“.”来索引；...

/没有赋值的时候，将会是默认从0开始递增，既waite=0（00）；load=1（01）；8.如果枚举类型没有伴随typedef，那么该枚举类型指的则是一个匿名枚举类型(anonymousenumeratedtype)“自定义名字_t”typedef不一定只是和enum或者struct进行指代，它可以和任意的类型进行指代。所谓自定义就是用户用一个具有意义的词语去简单的描述一个很长，很难理解的量。[enum]描述一个抽象的变量（类似于状态机中的具有状态“idle，state，…...

在Verilog中，wire永远是wire，就是相当于一条连线，用来连接电路，不能存储数据，无驱动能力，是组合逻辑；Systemverig----------------------------------------C语言。一般不需要表征硬件逻辑或者不需要表正这么低层次的逻辑的时候用二值逻辑bit来-------比如验证的世界。Bit-------------------------------------不关心bit。sv还有real表示的是32位双精度浮点------类似C的double。......

1【数据类型】SV和v的第一个大的区别（1）先要看它的类型；（2）看数据类型{到底是4值逻辑还是只表示2值逻辑}；（3）到底是有符号还是无符号。NoteVerilog中的变量类型(reg)只能使用过程赋值；Verilog中的线网类型(wire)只能使用连续赋值；systemVerilog中的变量类型(var)既可以过程幅值也可以连续赋值；systemVerilog中的线网类型(wire)只能连续赋值；避坑指南。...

1: 三月底前完成大论文撰写；2: 继续努力学习ic知识，dft and ic design;3: 提高英语水平，撰写和阅读能力。

时钟分频器具有50%占空比的奇数分频器设计方法（以三分频为例题）时序图分析

STL的基本组件1.容器container容器是容纳、包含一组元素的对象。两种基本类型：顺序容器和关联容器。顺序容器array(数组) 、vector（向量）、deque(双端队列)、forward_list(单链表)、list（列表）关联容器（有序 or 无序unordered_）set（集合）、multiset(多重集合)、map（映射）、multimap(多重映射)STL中的容器适配器（使用时需要包含相应的头文件）*stack（栈）*queue（队列）*priority_q

一、前言STL是c++中的一个标准模板库，作为C++标准不可缺少的一部分，STL应该是渗透在C++程序的角角落落里的。STL不是实验室里的宠儿，也不是程序员桌上的摆设，她的激动人心并非昙花一现。本教程旨在传播和普及STL的基础知识，若能借此机会为STL的推广做些力所能及的事情，到也是件让人愉快的事情。二、什么是STL“什么是STL？”，假如你对STL还知之甚少，那么我想，你一定很想知道这个问题的答案，坦率地讲，要指望用短短数言将这个问题阐述清楚，也决非易事。因此，如果你在看完本节之后还是觉得似懂非懂，

DFT技术背景DFT(design for test)随着集成度的不断提高，工艺日趋复杂。对于电路的测试提出新的思想————在设计一开始就考虑测试问题，在设计前段就解决棘手的测试问题，既可测性设计DFT。典型的DFT包括扫描/边界扫描设计和内建自测试。采用扫描/边界扫描结构，可通过少量的I/O进行测试施加和测试响应分析，突出问题是:扫描电路附加面积、扫描深度、测试时间和测试功耗，而且因抗随机图形故障导致测试图形很长。另外伪随机测试中常用是固定故障模型，对于CMOS深亚微米技术中的缺陷，还需要延迟，

LSI设计流程项目策划，总体设计，详细设计和可测性设计，版图设计，时序分析 加工以及测试。以上步骤有的串行执行有的并行执行。如果执行到某一步时发现问题，例如:系统有新的需求、或者时序不满足要求、或者仿真出现bug,就需要返回到某一点再重新开始，有时候这种反复迭代需要多次之后才能投片出去。因此，设计VLSI的过程非常复杂，前面的步骤是高端的(前端)，后面的步骤在抽象概念上是低端的(后端)。在流程设计的最后，在制造之前，设计的芯片在基于所抽取的各电路元件的几何形状和电器性能的详细信息的环境下能满足

关于晶圆制造行业的故事所谓晶圆代工厂，就是我们常说的Foundry(FAB)。一般来说，Foundary根据设计公司提出的GDSII格式的版图数据，首先制作淹摸(mask),讲版图数据定义的图形固话到铬板等材料上的一套掩膜板上。一张淹摸板，一方面对应着版图设计中某一层的图形，另一方面对应于芯片制作中的一道或多道工艺。正式一张张淹摸的参与下，工艺工程师完成芯片的流水式加工，将版图数据定义的图形最终有序地固化到芯片上。这一过程通常称为“流片”。根据淹摸的数目和工艺的自动化程度，一次流片的周期约为3个月。

集成电路设计行业集成电路是将系统、逻辑与性能的设计要求转化为具体的物理版图的过程，也是一个把产品从抽象的过程一步一步地具体化，直至最终实物的过程。设计方法主要包括正向设计和逆向设计，正向设计又以层次化和结构化设计方法为主。整个过程主要集中在图纸和计算机上，借助EDA工具完成，他给人的感觉是“纸上谈兵”的创意性劳动，这也恰恰是整个集成电路产业链中最重要和最具创新型的一步。集成电路设计行业IC设计的简化工作流程如下图所示。根据集成电路设计的商业模式，一个好的集成电路产品需要设计、工艺、测试、封装等一整套

集成电路产业链芯片设计公司、芯片代工厂生产芯片、封测产进行封装测试、整机商采购芯片用于整机生产。按照产业链的覆盖程度，一般可将芯片供应商分为两大类:IDM和Fabless。IDM是intergrated device manufacture的缩写。既垂直集成模式，就是集芯片设计，芯片制造，芯片封装和测试等多个产业链环节于一身的企业。有的公司甚至有自己的下游整机环节，如英特尔，三星，IBM就是典型的IDM企业。Fabless是没有芯片加工厂的芯片供应商，Fabless自己设计开发和推广销售芯

集成电路的发展间史点沙成金的故事集成电路是通过一系列的半导体的工艺加工，在半导体晶片上，按照一定的互连关系，将晶体管、二极管等有源器件和电阻、电容等无源器件集成在一起，来完成特定功能的电子线路。集成电路正向着高集成度、低功耗、高性能、高可靠性的方向发展。此外，微电子学的渗透力极强 他可以和其他学科结合衍生出一系列新的交叉学科，如微机电系统、生物芯片等。1946年1月，贝尔实验室正式成立了半导体研究小组，由肖克莱负责、理论物理学家巴丁、实验物理学家布拉顿组成。1947年12月23日观测到具有放大作用的

2020/4/16还没有开学，已经有一门网课结课了。上研究生半年，时间过得很快。研一没有有预期那样丰富，但有幸这仅有的一些历程。愿珍惜时间，把握机遇，提升自己!愿祖国繁荣，世界和平!愿疫情早日散去，恢复常态!作为湖北受疫情灾区，这三个月深深体会到祖国的凝聚力与灾情把控能力，感谢白衣天使，感谢所有逆行者!!!愿我所学也能为国家贡献一份力量!...