SPI接口 （一）--背景介绍

1、背景

        串行外设接口(Serial Peripheral Interface)是一种同步外设接口，它可以使单片机（soc 或者CPU）与各种外围设备以串行方式进行通信以交换信息。外围设备包括Flash RAM,网络控制器、LCD显示驱动器、A/D转换器和FPGA等。

        串行外设接口总线(SPI)最早由Motorola首先提出的全双工三线同步串行外围接口，采用主从模式(Master—Slave)架构，支持一个或多个Slave设备，首先出现在其M68系列单片机中，由于其简单实用、性能优异，又不牵涉到专利问题，因此许多厂家的设备都支持该接口，广泛应用于MCU和外设模块如E2PROM、ADC、显示驱动器等的连接。需要注意的是，SPI接口是一种事实标准，大部分厂家都是参照Motorola的SPI接口定义来设计的，并在此基础上衍生出多种变种，因此，不同厂家产品的SPI接口在使用上可能存在一定差别，有的甚至无法直接互连(需要软件进行必要的修改)，在实际中需仔细阅读厂家文档确认。

        组成结构：

        SPI系统可直接与各个厂家生产的多种标准外围器件接口，它只需4条线：串行时钟线(SCK)、主机输入/从机输出数据线(MISO)、主机输出/从机输入数据线(MOSI)和低电平有效的从机选择线(NSS)。

        (1)MISO：主设备输入/从设备输出引脚。该引脚在从模式下发送数据，在主模式下接收数据。

        (2)MOSI：主设备输出/从设备输入引脚。该引脚在主模式下发送数据，在从模式下接收数据。

        (3)SCK：串口时钟，作为主设备的输出，从设备的输入。

        (4)NSS：从设备选择。这是一个可选的引脚，用来选择主/从设备。它的功能是用来作为片选引脚，让主设备可以单独地与特定从设备通信，避免数据线上的冲突。

        SPI是一个环形总线结构，由NSS、SCK、MISO、MOSI构成，NSS引脚设置为输入，MOSI引脚相互连接，MISO引脚相互连接，数据在主和从之间串行地传输(MSB位在前)。

2、SPI的总线拓扑结构

        CS是分离的，各个slave是独立使用的；

        sclk，miso，mosi是共享的。

        sclk和mosi都是1对多，即一个端口输出到多个输入口，因此不会存在冲突问题；

        而miso存在多个输出到一个输入口的场景，容易出现电平冲突，使用时可以与cs进行逻辑与操作；即对于任意Slave spi：

        miso <= (cs == 1'b0) ? data : 1'bz;

3、SPI时序之CPOL,CPHA的关系

CPOL,CPHA的对应关系：

 下图显示了时钟极性和相位的时序图。红线表示时钟的前沿，蓝线表示时钟的后沿。

时钟极性(CPOL)定义了SCLK时钟线空闲状态时的电平：

1）、CPOL=0，即SCLK=0，表示SCLK时钟信号线在空闲状态时的电平为低电平，因此有效状态为高电平。

2）、CPOL=1，即SCLK=1，表示SCLK时钟信号线在空闲状态时的电平为高电平，因此有效状态为低电平。

时钟相位(CPHA)定义了数据位相对于时钟线的时序(即相位)：

1）、CPHA=0，即表示输出(out)端在上一个时钟周期的后沿改变数据，而输入(in)端在时钟周期的前沿(或不久之后)捕获数据。输出端保持数据有效直到当前时钟周期的尾部边缘。对于第一个时钟周期来说，第一位的数据必须在时钟前沿之前出现在MOSI线上。也就是一个CPHA=0的周期包括半个时钟空闲和半个时钟置位的周期。

2）、CPHA=1，即表示输出(out)端在当前时钟周期的前沿改变数据，而输入(in)端在时钟周期的后沿(或不久之后)捕获数据。输出端保持数据有效直到下一个时钟周期的前沿。对于最后一个时钟周期来说，从机设备在片选信号消失之前保持MISO信号线有效。也就是一个CHPA=1的周期包括半个时钟置位和半个时钟空闲的周期。

Note：此处的前沿和后沿的意思表示在每个周期中第一个出现的边沿和最后一个出现的边沿。总的来说则为：当时钟为正向时钟时，时钟线的上升沿为前沿，时钟的下降沿为后沿，反之。

4、SPI几种通用时序

        如下图所示：其实通讯既没有地址也没有数据，地址，数据，命令是后续根据应用加在上面的。不同的应用会造成命令，数据格式的很大差异。但同一类型的应用，其spi的接口时序又惊人的相似；使器件的替代成为了可能。WHY?行业标准？

         

下面列几种常用的SPI应用场景：

1）、SPI flash

待补充

2）、SPI e2prom

待补充