FPGA小Tips
文章平均质量分 78
你的信号里没有噪声
人生就像一盒各式各样的巧克力,你永远不知道下一块将会是哪种。
展开
-
【IP核】DMA简介
使用DMA时,CPU向DMA控制器发送一个存储器传输请求,这样当DMA控制器在传输的时候,CPU执行其他的操作,传输完成时DMA以中断的方式通知CPU。有DMA时:DMA可以直接完成设备与内存直接的数据搬运,不需要cpu介入。原创 2024-07-22 20:32:37 · 921 阅读 · 0 评论 -
【时序约束】读懂用好Timing_report
在 Vivado 中,除了 借助综合后的报告来找到那些可能因为逻辑级数较高而导致的时序难满足的路径外,还有一个更直接的办法,可 以一次性报告出设计中那些高逻辑级数的路径,方便我们有针对性的深入分析和优化。静态时序分析(Static Timing Analysis)简称 STA,采用穷尽的分析方法来提取出整个电路存在的所有时序路径,计算信号在这些路径上的传播延时,检查信号的建立和保持时间是否满足时序要求,通过对最大路径延时和最小路径延时的分析,找出违背时序约束的错误并报告。所以 STA 不仅是数字集成电路。原创 2024-07-19 10:33:09 · 1171 阅读 · 0 评论 -
【代码】状态机从一段式到三段式
状态机的简述原创 2024-05-09 16:53:42 · 798 阅读 · 0 评论 -
【HD】第一阶段引导加载程序——FSBL_Introduction
FSBL原创 2023-08-22 16:44:39 · 1480 阅读 · 3 评论 -
【Verilog】Verilog关键字和标识符
1.所有Verilog关键字必须是小写的2.标识符是赋予对象的名称3.插入有意义的注释可以增强源代码的可读性、可理解性和可重用性。原创 2023-08-13 16:30:16 · 341 阅读 · 1 评论 -
【VCU】 Video Codec Units (VCU)视频编解码单元(VCU)
在需要适度压缩的地方使用无损编解码器。它们通常用于以压缩形式归档数据,同时保留原始流中存在的所有信息。如果保持流的原始质量比消除相应的更大的数据量更重要,则首选无损编解码器。如果数据要进行进一步的处理(例如编辑),则尤其如此,在这种情况下,在有损编解码器上重复应用处理(即编码和解码)将降低所得数据的质量,从而使其在视觉上、听觉上或两者都无法识别。连续使用多个编解码器或编码方案也会显著降低质量。随着存储容量和网络带宽成本的降低,对某些媒体的有损编解码器的需求有减少的趋势。许多流行的编解码器都是有损的。原创 2023-08-11 10:47:27 · 1266 阅读 · 1 评论 -
【APU】浅谈APU(application processing unit)
1、APU区别于其他PS段的是什么?2、列举APU的主要部件。1、APU包含MPSoC/RFSoC器件中最强大的处理器集群:(1)Arm cortex - a53 -应用为中心(2)支持NEON支持的操作系统/管理程序,缓存,互连等。2、40位地址映射利用smmu访问全范围的内存。原创 2023-07-29 18:44:51 · 938 阅读 · 1 评论 -
Power Estimation Using XPE Power Estimation Using XPE使用XPE进行功率估计
1、在设计周期的早期阶段进行准确的功率计算,可以减少后期出现的问题;2、Xilinx Power Estimator电子表格可用于估计所有AMD Xilinx fpga的功耗和结温;3、Xilinx Power Estimator电子表格使用默认活动率来计算总平均功耗,导入活动率信息使动态功率估计更加准确。原创 2023-07-05 00:38:25 · 2744 阅读 · 4 评论 -
Power Management Techniques电源管理技术
01描述你的设计的功耗是如何依赖于你使用的控制信号;02解释一些常见的设计技术和HDL编码技术如何提高设计的功耗;03使用架构特性来改善设计的功耗原创 2023-07-03 20:18:00 · 358 阅读 · 1 评论 -
FPGA中的防止扇出优化——max_fanout命令
max_fanout命令原创 2022-12-05 08:32:59 · 2535 阅读 · 0 评论 -
【用FPGA抓取数据】
单词:1.Skew_Minimization:斜极小化2.minimum to ensure最低限度确保3.clock fidelity时钟保真度4.match case区分大小写——查找替换的时候,大概粗略的找到~5.算法algorithm6.电路实现cricuit_implementation原创 2022-06-29 07:58:44 · 384 阅读 · 0 评论 -
FPGA开发——取经之路的开始
提出需求>功能设计>代码编写>版本编译>测试>升级异步分析:【Timing】采样时钟是信号频率的5-10倍。原创 2022-06-28 00:13:30 · 102 阅读 · 0 评论 -
浅谈:“阻塞”与“非阻塞”两种赋值语句
深刻理解HDL的阻塞赋值和非阻塞赋值,就一定首先需要理解C语言的阻塞和非阻塞。在软件层面上,阻塞赋值和非阻塞赋值是一个单纯进程管理的概念。其中阻塞赋值是指当前进程调用函数,函数返回之前,进程被挂起(进程被阻塞);而非阻塞赋值是当前进程调用函数,函数立即返回(返回一个回执),然后进程反复更新所调用函数的返回数据,直到得到有效的返回数据。期间进程不会被挂起(进程非阻塞)。(1)1.1阻塞赋值使用赋值运算符号为“=”。阻塞赋值的过程是立刻执行的,即赋值运算符右侧表达式求值完后立刻会更新至运算符左侧,并且这个执行原创 2022-06-05 01:06:08 · 828 阅读 · 0 评论