这一阶段的目标是看达芬奇pro的FPGA的学习视频,学习范围主要对FPGA的硬件和软件进行学习。
开发软件版本:vivado 2019.2
开发系统:win11
创建vivado工程
首先打开vivado软件,之后点击Create Project来新建工程。
之后点击next
这个界面主要是设置工程名以及工程的路径,根据自己的需要填写即可。
这里选择RTL工程。
我使用的是达芬奇pro版本的FPGA,所以需要进行下图选择。
这里点击finish即可。
接着我们可以新建一个Verilog文件,点击Design Sources,之后点击+号。
选择Add or create design sources,之后点击next。
之后点击Create File
输入Verilog文件名,点击OK即可。注意这里的文件名最好和工程名相同。
点击finish。
点击OK。
最后点击yes即可。