FPGA开发流程

语法：

        1、always@（敏感列表）

        2、always块中，被赋值的必须是reg型。

        3、$stop：停止仿真

        4、宏定义：

`define clock_period 20

        调用宏定义的参数：

always #(`clock_period/2) clk = ~clk;