SoC FPGA 开发流程

VIP文章 已于 2022-12-05 09:06:19 修改
阅读量262 收藏
点赞数
分类专栏： SoC FPGA 文章标签： fpga开发
于 2022-12-01 20:56:31 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_40723768/article/details/128138561
版权

修改Platform Designer中的设计，添加IP
重新集成Qsys系统文件到Quartus中
设定信号的I/O管脚
得到sof或者rbf

sof文件
通过编译还可以得到，soc_system.sopcinfo，它包含硬件信息，生成hps_0.h

虚拟地址映射
还可以生成soc_system.dts，编译生成dtb，重命名 socfpga.dtb

开发板中的/dev目录下的设备节点

AC501_SoC提供的黄金硬件参考设计顶层工程：AC501_SoC_GHRD
修改该工程，通过Platform Designer(原Qsys添加一个 Alera UART外设到
HPS的轻量级FPGA到HPS桥(fpga2hps_lw_bridge),
然后更新到Quartus工程中，

再重新编译生成HPS启动的U-boot镜像文件和Preloader镜像并更新到AC501_SoC的启动SD卡中。

针对重新生成的包含了有Altera UART 外设的HPS系统，编译得到新的dts文件和dtb文件，
最后将dtb文件拷贝到AC501_SoC开发板的Linux系统SD卡中，
以使Linux系统能够获取新增加的Altera UART外设

Assign Base Addresses

生成rbf格式配置数据
rbf文件是Quartus 编译生成的fpga配置文件的二进制数据量格式的文件，
主要用于使用外部主机通过PS方式配置FPGA。

处于uboot配置 使用未经压缩的rbf文件

linux启动后配置

默认不生成rbf文件，需要在设置中开启生成rbf文件选项，生成的是经过压缩了的rbf文件。也可以命令行

使用命令行的方式进行生成：</

最低0.47元/天 解锁文章
weixin_40723768
关注
  • 0
    点赞
  • 踩
  • 0
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
专栏目录
DE-10开发板 FPGA SOC学习（三）熟悉SOC开发流程
摸鱼宗宗主的博客
03-21 3627
在GHRD工程的基础上，简单的修改PIO配置，将SOC的开发过程学习一遍。 学习主要参考的是小梅哥的SOC开发文档。
SOC FPGA介绍及开发设计流程
最新发布
STATEABC的博客
07-25 2914
SOC FPGA是在FPGA架构中集成了基于ARM的硬核处理器系统(HPS)，包括处理器、外设和存储器控制器。相较于传统的仅有ARM处理器或 FPGA 的嵌入式芯片，SOC FPGA既拥有ARM处理器灵活高效的数据运算和事务处理能力，又拥有FPGA的高速并行数据处理优势。同时，基于两者独特的片上互联结构，在使用时可以将 FPGA 上的通用逻辑资源经过配置，映射为ARM处理器的一个或多个具有特定功能的外设，并通过高达128位位宽的AXI高速总线进行通信以完成控制命令和高速数据的交互。
ALTERA SOC开发流程（1）——基础设置篇
q49800123的博客
10-26 1612
接触ALTERA SOC已有一年有余，现在有时间便将一些走过的弯路和一些经验分享给大家。 大家手上一般都是淘宝的开发板或者第三方的开发板，一般都配有详细的文档，但是文档使能体现ALTERA SOC性能的一部分，有些细节上的东西可能照顾的不是很周全，闲话到此为止，开始我们的SOC之旅吧。 我手上使用的是Cyclone V SOC，具体型号是5CSEMA5U23C8，其他型号的Cyclone V SOC只是FPGA逻辑资源的大小区别，ARM端资源都是一样的，当然更高端的Arria 10...
ALTERA SOC开发流程（2）——数据传输篇
q49800123的博客
10-30 742
从上一篇结束后，我们已经将一个简单的工程搭建完毕，其中包含了一些对ARM端的一些配置信息。红圈中的信息就是对数据传输的一些配置，我们可以看到FPGA 到ARM的数据传输采用的是AXI总线协议，前两个都是高速AXI、最后一个是低速AXI，位宽分别设置成128、32、32bit。Altera还单独给了我们一个对DDR直接操作的接口，位宽设置为64bit。 接下来我们开始我们的数据传输之旅，先从最简单的PIO开始。ARM在与FPGA沟通的时候需要我们提供一个中断信号，而这个信号就可以使用PIO进行配置，在I
基于SOC fpga的开发教程
10-08
SoC 芯片， 相较于传统的单一 ARM 处理器或 FPGA 芯片， Intel Cyclone V SoC FPGA 既拥有了 ARM 处理器灵活高效的数据运算和事务处理能力， 同时又集成 了 FPGA 的高速并行处理优势， 同时， 基于两者独特的片上互联结构， 使用时 可以将 FPGA 上的通用逻辑资源经过配置，映射为 ARM 处理器的一个或多个 具有特定功能的外设。
例说FPGA之FPGA开发流程
07-18
这个流程图是一个相对比较高等级的FPGA开发流程，从项目的提上议程开始，设计者需要进行FPGA功能的需求分析，然后进行模块的划分，比较复杂和庞大的设计，则会通过模块划分把工作交给一个团队的多人协作完成。
FPGA开发指南
02-23
ALIENTEK 开拓者 PIONEER 开发板教程FPGA自诞生以来，经历了从配角到主角的过程，由于FPGA飞速的发展，凭借其灵活性高、开发周期短、并行计算效率高等优势，使其应用到越来越多的领域中，如通信、消费电子、工业控制...
altera SOC 开发指引
03-14
Altera公司提供，权威说明，用于说明SOC系列芯片用于软件套装的开发使用流程，与使用参数配置说明。
FPGA开发全攻略—基础篇
02-01
4.1 典型FPGA开发流程与注意事项 29 4.2 基于FPGA的SOC设计方法 32 基于FPGA的典型SOC开发流程为 32 第五章、FPGA实战开发技巧 33 5.1 FPGA器件选型常识 33 5.1.1器件的供货渠道和开发工具的支持 33 5.1.2 器件的...
Altera FPGA SoC搭建步骤
weixin_30678349的博客
08-06 1159
Altera SoC 官方搭建指南： https://rocketboards.org/foswiki/Documentation/EmbeddedLinuxBeginnerSGuide 官方文档中除了讲解搭建方法之外，还有很多原理性的介绍，感兴趣的朋友可以自己阅读。 准备工作： 1. 安装Altera官方提供的IDE (Quartus 和 SoC EDS), 不需要安装...
Altera DE1-SoC培训教材
05-19
针对DE1-SOC ARM部分的培训
Altera 的SOC器件之将自定义的IP挂在ARM硬核下（通过avalon总线），实现arm核与IP之间的通信
qq_34895681的博客
02-23 571
软件： Quartus II 17.0芯片: ALTERA Cyclone5 5CGXFC7C7F23C8语言：Verilog在文件中添加自己的ip （工程里所有的用到的.v文件，最后设置顶层，，，，后面还有仿真文件的添加这个没用过）点 Analyze Systhesis File 用来分析语法错误。在add interface里新增一个conduit，是自己ip另外输出的接口，，，复位信号也新增一个，，，剩下的是默认的avalon总线的内部线。
FPGA验证学习（二）：SoC的设计方法学
叫好与叫座虽然不是对立面，但想在同一个作品中达到双重效果很难。
03-26 658
前面对SOC的背景、系统级的Soc、IP以及Soc与IP产业有了一下了解，这里我们来看看SoC的设计方法学。了解学校一下Soc这个玩意怎么设计出来的。传统设计流程可分为与芯片的设计考虑较简单，，如系统结构设计，进行前端模拟仿真并且向硅片供应商提供网表。，包括芯片的物理设计、封装、测试和成品率管理。随着系统集成度的不断提高以及终端用户需求的多样化，系统功能愈来愈复杂，如何确定系统结构并完成软硬件的划分成为关键，传统的系统设计方法已经不能很好地满足设计的需求。
SOC FPGA linux系统搭建（Terasic DE10-Nano开发板）
Cauchy_Z的博客
11-08 1260
SOC Linux系统移植
DE1-SoC笔记（二）—SoC FPGA开发设计流程总结（de1教程2.1节）
H19981118的博客
03-30 3070
介绍SOC FPGA 要用到的软件，开发流程。然后可以一个部分一部分的去操作完成。
基于FPGA平台RISCV架构的SOC应用系统设计1
qq_42248523的博客
11-16 2814
本系列文章是参加第四届“复微杯”全国大学生电子设计大赛 FPGA 赛道的作品，该平台基于 RISCV，要求在 FPGA 平台可以实现指令执行，设计思路清晰， 具体如下： 对所用 RISCV 的内核结构熟悉，了解其数据通路； 应用方案完整，设计思路清晰，能够清楚的表达设计的内容以及价值； 可以根据硬件上的资源实现片外启动； 实现串口通信功能； FPGA 平台实现功能； 提供完整设计报告及验证报告；
SoC第一个工程hello_world
weixin_56102526的博客
07-18 1326
SoCEDS是Intel部门专门开发的SoCEDS软件，这是厂家针对SoCFPGA芯片专门开发定制的一个工具，该工具类似一个Linux虚拟机，包含了很多通用或专用的工具，支持Linu文系统中常用的各种命令如cd、ls、chmod、cat.、make，也包含了一些专用的工具，如用于生成dts文件的spocdts工具、用于生成Altera专属的preloader头文件用的mkpimage工具，用以烧写uboot和preloader文件到sd卡中用的alt-boot-disk-util工具等等。...
基于SmartFusion2系列FPGA SOC的开发1——概要说明
05-04 1568
Smartfusion2开发板带例程嵌入式开发FPGA SOC ARM
笔记：FPGA上实现最小soc系统
qq_43029779的博客
05-12 1819
笔记：FPGA上实现最小soc系统 软件：quartus2+keil，硬件：JTAG/SW，usb转ttl，fpga下载线，10M50DAF484C7G — fpga max10系列 1.fpga硬件设计 1.1 debug可能出现的问题 1.2 pin脚连接 1.3 tcl文件 1.4 soc电路设计下载到fpga 2.软件调试 基于上篇文章min_soc系统软硬件协同仿真，这次我们来把bit流下载到fpga上，让fpga的uart串口打印出hello 1.fpga硬件设计 1.1 debug可能出现的问
如何学好Soc FPGA
07-24
4. 学习FPGA开发工具：掌握常用的FPGA开发工具，如Quartus Prime、Xilinx Vivado等，学会使用这些工具进行项目配置、RTL设计、仿真和调试等。 5. 学习Soc设计流程：了解Soc FPGA的设计流程，包括硬件设计、软件开发...

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

weixin_40723768

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值