1、新建工程(IP库略)
D:/modeltech64_10.5/modelsim.ini
在这之前已经编译了IP库:我把D:\intelFPGA_pro\18.0\quartus\eda\sim_lib目录下所有的.v/.vhd文件全部编译在一个库里了。modelsim.ini文件就只要加一句了。
如何用ModelsimSE仿真IP核-以PLL为例_七水的博客-CSDN博客_modelsim pll
2、添加和编译设计文件
在project窗口,添加文件,在编译包含shift IP的设计时,只添加shift_ip.v报错,找不到shift_taps。。。添加shift_ip_bb后就可以了。(错)
波形是高阻态的原因是因为没有添加仿真库,下图中的shift_ip_bb是不应该添加的。
之前编译了altera提供的仿真库,但是,在仿真的时候没有添加。
添加后,campile 所有的文件,library窗口中的worl库会生成编译结果
3、仿真
点击工具栏的 simulate—start simulate—libraries里将编译好的仿真库添加进去。
4、用脚本仿真
一个实例:读txt文件,模拟vga时序输出。读txt文件,模拟vga时序输出。-硬件开发文档类资源-CSDN下载
打开modelsim,输入命令 do C:/Users/Lenovo/Desktop/fpga_image/vga_txt/sim.do