AXI4与AXI4-Stream传输机制

AXI 与 AXI Stream数据传输机制

本文为学习笔记，原文来源于：https://www.jianshu.com/p/f816228087c6

初始AXI总线

如图所示，要通过AXI总线实现通信，我们需要一个主设备/上位机(Master)和一个从设备/下位机(Slave)，并通过AXI总线将其相连。我们可以将上图中的主设备假定为CPU，从设备假定为RAM。主设备和从设备的通信主要为了实现主设备对从设备的读写控制。

• AXI Interconnect
  需要实现一个主设备控制多个从设备，可以使用AXI Interconnect模块实现该功能。可以将其简单地认为是一个带仲裁功能的多路选择器(MUX)。在配置从设备的地址时(Address)时，注意设备地址不能重叠，且地址分配时需要整块分配，而不是简单地跟在上个设备分配的地址之后继续分配。
  

---

握手机制

• VALID before READY
  在这种情况下，Valid信号先于Ready信号拉高，此时数据会在Valid和Ready信号都为高时，在时钟上升沿来临时，将触发数据开始传输。