Vivado使用流程（文字总结）

最新推荐文章于 2024-07-30 21:11:54 发布
最新推荐文章于 2024-07-30 21:11:54 发布
阅读量8.9k 收藏 100
点赞数 8
分类专栏： 经验分享 文章标签： fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_41873311/article/details/120770055
版权

使用流程

Vivado使用流程图
在这里插入图片描述

新建工程

  1. 点击Create Project，修改工程名称
  2. Project Type选择 RTL Project
  3. 跳过Add Sources和Add Constraints
  4. Default Part选择芯片型号，我使用的是ZYNQ 7010核心板，则输入“ xc7z010clg400-1”

设计输入

  1. 在source栏目里点 “+”号，选择Add or create design sources
  2. 点击Create File，修改文件名，结束。其他选项默认
  3. 双击刚才创建的.v文件进行代码的编辑
  4. 用VSCode编辑代码会自动保存

分析与综合

  1. 代码输入完毕之后，就可以对设计进行分析（Elaborated）
    点击“Flow Navigator”窗口中的“Open Elaborated Design”按钮即可进行RTL分析，成功之后会生成RTL视图
  2. 代码分析好之后就要进行代码的综合（Synthesis）
    接下来点击“Flow Navigator”窗口中的“Run Synthesis”按钮，来对代码进行综合，综合好了之后关闭弹出的窗口

约束输入

  1. 在source栏目里点 “+”号，选择Add or create constraints
  2. 点击Create File，修改文件名，结束。其他选项默认
  3. 双击刚才创建的.xdc文件进行约束代码的编辑
  4. 用VSCode编辑代码会自动保存

设计实现

  1. 约束输入完毕之后，就可以开始设计实现（Implementation）
  2. 我们点击“Flow Navigator”窗口中的“Run Implementation”按钮，实现好了之后关闭弹出的窗口

生成和下载比特流

  1. 在下载程序之前，首先要先生成比特流文件，该文件的后缀为“.bit”，之后用于下载到器件中
  2. 我们点击“Flow Navigator”窗口中的“Generate Bitstream”按钮，比特流生成好了之后关闭弹出的窗口
  3. 接下来我们开始下载比特流，点击“Flow Navigator”窗口中的“Open Hardware Manager”按钮
  4. 先通过JTAG下载器将开发板和电脑连接在一起，然后再开启开发板电源
  5. 开发板连接完成并打开电源开关后，点击“ Hardware”子窗口中的 Auto Connect”按钮
    在“Hardware”子窗口中出现芯片型号就表示 Vivado就已经和下载器连接成功了
  6. 然后再点击“Open Hardware Manager”栏目中的Program device，此时Bitstream File一栏会自动识别到工程的比特流文件
    我们直接点击“Program”按钮下载程序，程序下载完成后，我们就可以观察开发板的情况了
爱学习的诸葛铁锤
关注
  • 8
    点赞
  • 踩
  • 100
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
vivado快捷键设置 放大代码_vivado操作基本问题
weixin_39949776的博客
12-21 553
1.zynq开发板的构造以及推崇的设计理念设计推崇的理念是设计有知识产权的可重用的IP模块。2.操作过程中遇到的问题以及解决方法(1)综合速度慢解决方案：我们都知道Vivado编译起来相当的慢，每次综合起来我就拿起了手机，这个方法可以提高编译速度，在VIVADO中一个run编译时支持的线程数如下表：(综合时一般是2线程)PlaceRouteWindows默认22Windows开启maxThread...
Vivado中原语使用汇总
06-25
Vivado 中的原语使用汇总 Vivado 中的原语使用汇总是 FPGA 设计中的一种重要技术，用于对输入时钟数据进行时延，以满足代码时序需要。在 Vivado 中，原语是指一组基本的数字电路单元，用于实现数字电路的设计和实现...
vivado如何修改工程名称（Project name）
郑强的博客
08-25 7684
vivado如何修改工程名称
Vivado 使用教程（个人总结）
年糕的博客
05-25 3970
Vivado 是一个功能强大的 FPGA 开发工具，提供了从设计输入到实现、验证、调试和下载的完整流程。本文详细介绍了 Vivado 的使用方法，包括项目创建、设计输入、约束文件、综合与实现、仿真、调试、下载配置、优化技巧等步骤。通过这些内容的学习和实践，可以有效提高 FPGA 设计的性能和可靠性。
Vivado开发FPGA使用流程、教程 verilog（建立工程、编译文件到最终烧录的全流程）
热门推荐
weixin_45676874的博客
08-10 2万+
本文从建立工程到最终烧录，vivado的使用傻瓜式教程，都能会用，具体的原因有的可能没写需要自己查
Vivado simulation使用简介
u011816009的博客
02-13 1万+
作为FPGA入门小白，使用vivado simulation进行仿真分析是必不可少的，但是对simulation界面的使用一直不是很熟悉，现在此做详细的总结。 基本操作 Vivado Simulator是一款硬件描述语言事件驱动的仿真器，支持功能仿真和时序仿真，支持VHDL、Verilog、SystemVerilog和混合语言仿真。点击运行仿真后，工具栏中显示了控制仿真过程的常用功能按钮： 上述...
vivado+zedboard之OLED驱动
smilencezq的专栏
07-25 5435
环境：win7 64    vivado 2013.2    开发板：zedboard version d    xc7z020clg484-1 串口软件：SecureCRT
HLS开发学习-07- Vivado HLS 中的 C++ 基本运算
Vuko_Coding Zone
07-05 1523
本文是本系列专题的第七篇，参考高亚军老师的视频教程以及课程的ppt，主要介绍了vivado HLS的C++ 基本运算处理。
DDR3 控制器 MIG IP 详解完整版 （native&Vivado&Verilog）
小王在努力...的博客
07-07 1万+
本节主要是介绍 Xilinx DDR 控制器 IP 的创建流程、IP 用户使用接口 native 协议介绍和IP 对应的 Example Design 的仿真和上板验证。
学习 TCL 语言流程控制这一篇就够了
m0_59557249的博客
04-26 3168
TCL脚本语言学习之流程控制篇
跟Xilinx SAE 学HLS系列视频讲座笔记（1）——基础
安静到无声
09-30 1145
第一讲 HLS高层次语言开发，高层次语言可以提高生产力，（时序和并行性） 时序设计比较困难，并行性实际是vhdl的硬件语言，我们采用c或者c+z主要关心的是算法，对于软件工程师可以提高性能，我们可以通过fpga实现，可以提高性能，改善功能，在c或者c+在这个层面进行开发。 我们做好c和c++算法之后，也还需要有一个测试文本（用c或c++）用于验证。符合我们期望的要求。所以hls生成的hdl的代码，不是让我们看懂的，也不是让我们看的(可读行不高)。所以我们主要是对c或者c++进行优化。vivado将c–&gt
Vivado设计流程实验报告1
08-03
本次实验的主要目的是让参与者熟悉Vivado 2015.4开发环境，掌握使用该工具进行FPGA设计的基本流程，包括创建、综合、实现和仿真等步骤。实验要求如下： 1. 学习并理解Vivado的设计流程，这是一个包括HDL编码、仿真...
Vivado使用教程vivado软件的基本开发流程
06-22
里面涵盖了vivado关联第三方代码编辑器，vivado关联第三方仿真软件，vivado软件的基本开发流程。...对vivado2018.2的基本使用流程做了一个详细说明.以一个流水灯入门工程为例子,说明了工程的建立,综合,实现,下板调试.
Vivado使用——近期小问题、经验总结
08-28
Vivado使用经验总结 Vivado作为一款功能强大的FPGA开发工具，提供了许多实用的功能和技巧，可以帮助开发者快速完成项目。以下是Vivado使用经验总结，涵盖了Logic Analyzer的使用、删除整个net网络中的某根连线、TCL...
vivado基本开发流程.pdf
11-24
vivado 基本开发流程 Vivado 是 Xilinx 公司开发的一款 FPGA 集成开发环境，提供了从设计到实现的完整开发流程。下面将详细介绍 Vivado 的基本开发流程，从启动 Vivado 到生成比特流文件的整个操作流程。 启动 ...
FPGA开发——数码管的使用
最新发布
weixin_63553972的博客
07-30 327
市场上我们常见的数码管有共阴极啊和共阳极两种信号，其外观上没有什么区别，都是通过原理图进行判断和区分，两种数码挂对应的驱动方式也不一样。在对数码管进行相关控制时，其实就是对于8段发光二极管和一个位选信号进行控制，也就是我们熟悉的段选和位选。在最下面的三极管我们可以看到只有当SELx_T为低电平时三极管才会接通，所以这里通过判断是共阳极，通过低电平触发。在我们的日常开发中，数字显示的领域中用得最多的就是数码管，这篇文章也是围绕数码管的静态显示和动态显示进行一个讲解。2、共阴极和共阳极的判断。
FPGA开发——按键的使用及其消抖方法
weixin_63553972的博客
07-27 581
我们在进行各种硬件开发时通常都会实现多效果的综合和实现，而在实际的开发中，每个时刻只会显示单个效果，这就需要涉及到效果之间的切换了，而要实现状态切换最好的就是使用按键进行按键，所以按键在我们的日常硬件开发中占据很大的作用。
FPGA开发——D触发器的设计
weixin_63553972的博客
07-24 852
在FPGA开发中完成对于D触发器的实现。
vivado基本使用流程
09-05
在使用Vivado进行FPGA设计的基本流程如下： 1. 创建工程：打开Vivado并创建一个新工程，选择项目名称、存储路径和FPGA设备类型。可以选择使用预定义的项目模板或者从头开始创建。 2. 添加设计文件：将设计文件添加到工程中。可以是Verilog或VHDL文件，也可以是IP核或约束文件。 3. 约束设置：根据设计需求，设置时钟频率、时序要求和引脚约束等。这些约束文件可以手动编写，也可以使用Vivado提供的约束编辑器。 4. 生成综合文件：使用Vivado的综合工具将设计文件转换为综合网表。这个网表描述了设计的逻辑功能。 5. 实现设计：使用Vivado的实现工具将综合网表映射到目标FPGA设备上。这个过程包括了布局、布线和生成配置文件等步骤。 6. 生成比特流文件：使用Vivado的位流生成工具将设计映射到目标FPGA设备上，并生成比特流文件（bitstream）。比特流文件是将设计配置到FPGA设备的二进制文件。 7. 下载到FPGA：将生成的比特流文件下载到目标FPGA设备上。可以使用Vivado或者外部编程器完成下载。 8. 验证和调试：连接目标FPGA设备，对设计进行验证和调试。可以使用Vivado的调试工具进行时序分析、波形查看和状态调试等。 9. 生成输出产品：根据设计需求，可以生成输出产品，如性能报告、时序约束文件、验证文档和用户手册等。 总结起来，使用Vivado进行FPGA设计的基本流程包括创建工程、添加设计文件、约束设置、生成综合文件、实现设计、生成比特流文件、下载到FPGA、验证和调试，以及生成输出产品。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值