FPGA硬件加速学习VIVADO HLS----------001

最新推荐文章于 2024-08-20 10:01:07 发布

qq_41907333

最新推荐文章于 2024-08-20 10:01:07 发布

阅读量1.5k

点赞数 3

本文链接：https://blog.csdn.net/qq_41907333/article/details/90760023

版权

本文介绍了使用Vivado HLS对矩阵乘法进行硬件加速的方法。首先展示了未经优化的基本矩阵乘法实现及其资源消耗。接着，通过应用unroll指令，逐步展开循环以提高性能，同时分析了不同展开因子对资源和速度的影响。优化过程中，还讨论了端口展开、时钟周期调整以及函数调用方式对加速效果的作用。最后，探讨了unroll指令的factor参数设置对分析结果的影响。

摘要由CSDN通过智能技术生成

Vivado HLS

矩阵乘法

先通过不加优化指令实现一个矩阵乘法

void Matrix_Mul (float A[4][4], float B[4][4], float C[4][4])
{
	for(int i=0;i<4;i++)
	{
		for(int j=0;j<4;j++)
		{
			C[i][j]=0;
			for(int k=0;k<4;k++)
			{
				C[i][j] += A[i][k] * B[k][i];
			}
		}
	}
};

先看一下时间和资源消耗
在这里插入图片描述

开始添加优化指令进行加速
通过unroll指令进行展开 factor设置为4

void Matrix_Mul (float A[4][4], float B[4][4], float C[4][4])
{
	for(int i=0;i<4;i++)
	{
		for(int j=0;j<4;j++)
		{
			double sum=0;
			for(int k=0;k<4;k++)
			{
				#pragma HLS UNROLL factor=4
				sum += A[i][k] * B[k][i];