- 博客(23)
- 资源 (1)
- 收藏
- 关注
RSS订阅原创 CentOS7-VCS安装记录与测试
一、安装注意1、注意/etc/hosts文件，CentOS中修改为如下所示：2、GCC不用改了，CentOS7自带的就是4.8。3、修改hostname#执行下边两句 /usr/bin/vmhgfs-fuse .host:/ /mnt/win -o subtype=vmhgfs-fuse,...
2019-01-12 16:54:16
2988
2
原创 Ubuntu下VCS软件安装结果的一个测试
一、修改GCC版本gcc版本需要降到4.8。apt-get install gcc-4.8update-alternatives --install /usr/bin/gcc gcc /usr/bin/gcc-4.8 80update-alternatives --config gcc没错，我也试了试4.7版本的。二、源文件测试的目的是验证VCS软件能否正常工作，被测试文件如下：...
2019-01-12 15:39:16
5041
4
原创 Ubuntu下VCS安装记录
一、系统与软件版本1、Ubuntu 16.04.5 LTS2、vcs20163、scl_v2018.064、SynopsysInstaller_v4.05、keygen二、安装软件建议预先设置好需要的目录。1、Installer解压Installer，得到SynopsysInstaller_v4.0.run，执行./SynopsysInstaller_v4.0.run。按提示输入...
2019-01-12 11:09:28
7750
1
原创 XDC IO --- Output Delay Constraints(Vivado)
文章目录一、XDC约束格式二、系统同步接口(System Synchronous)1、Single Data Rate(SDR),Rising Edge2、Double Data Rate(DDR)三、源同步接口(Source Synchronous)1、Setup/Hold Based2、Skew Based1>、Single Data Rate(SDR),Rising Edge2>...
2018-12-26 17:38:15
1188
原创 XDC IO --- Input Delay Constraints(Vivado)
文章目录一、XDC约束格式二、系统同步接口(System Synchronous)1、Single Data Rate(SDR),Rising Edge2、Double Data Rate(DDR)三、源同步接口(Source Synchronous)1、Center Aligned1>、Single Data Rate(SDR),Rising Edge2>、Double Data R...
2018-12-26 15:07:55
1363
原创 时序约束(Vivado)
时序约束一、时钟周期约束1、确定主时钟1)、主时钟之间有明确的相位关系2)、异步时钟3)、差分时钟约束4)、同源多时钟5)、高速收发时钟6)、虚拟时钟二、两种时序例外1、多周期路径2、虚假路径本文参考:《综合与时序分析的设计约束—Synopsys设计约束(SDC)实用指南》《vivado从此开始—to learn vivado from here》一、时钟周期约束在设计中说明时钟的S...
2018-12-25 17:32:46
6907
原创 时序分析基础(Vivado)
时序分析基础一一、时序模型二、时序分析中的基本概念1、发起沿与捕获沿2、数据到达时间3、时钟到达时间4、建立时间的数据需求时间5、保持时间的数据需求时间6、建立时间裕量7、保持时间裕量三、总结本文参考《vivado从此开始—to learn vivado from here》高亚军编著Vivado综合后的时序报告是可信的，也可在综合后添加时序约束后直接查看时序报告。一、时序模型一般时序...
2018-12-25 11:18:27
4486
原创 ZYNQ7020_Linux_HLS_IP的驱动
ZYNQ7020_Linux_HLS_IP的驱动一、目标二、准备工作1、生成.bit文件三、裸机程序1、HLS IP初始化四、驱动介绍1、驱动结构2、测试程序3、结果一、目标驱动HLS 生成的角点检测IP。二、准备工作1、生成.bit文件将编译好的HLS IP添加到vivado工程中。三、裸机程序1、HLS IP初始化HLS IP的初始化主要是完成控制寄存器和行列、阈值寄存器数值...
2018-12-03 16:18:08
1697
4
原创 ZYNQ7020_LINUX_VDMA
ZYNQ7020_LINUX_VDMA一、目标二、准备工作1、生成图片数组2、生成.bit文件3、修改设备树三、裸机程序1、VDMA初始化2、图片写入内存四、驱动介绍1、驱动结构2、结果一、目标编写VDMA驱动 ，通过HDMI显示一幅图。二、准备工作1、生成图片数组选取一张640*480大小的图片，保存为imag.jpeg，导入到Matlab中执行以下程序，生成vdma_img.h文件。...
2018-12-01 17:07:54
2620
原创 ZYNQ7020_双核例程
一、目标1、掌握软件中断进行核间通信的原理及方法。2、使用共享内存进行数据交互。3、双核协同工作的基本模式。二、基本功能软中断软中断TCP_ClientCPU0CPU1串口共享内存三、SGI\共享内存1、软件中断(SGI)CPU可以通过SGI中断自己，或者被其他CPU中断。ZYNQ7000有16个SGI；使能SGI需要写中断号到ICDSGIR寄存器并指明目标CPU。清中断可以读I...
2018-11-29 17:04:03
4440
2
原创 ZYNQ7000_Linux_EMIO_LED
(ZYNQ7000_Linux_EMIO_LED)一、设备树和bit在设备树中PL下添加一个GPIO，这里使用标号56。 ch_emio { compatible = "ch,emio_led"; enable_pin { label = "enable"; gpios = <&
2018-11-28 16:47:27
1206
原创 ZYNQ7000-Linux-MIO-LED
一、目标一个通过MIO50引脚点亮LED的驱动。二、寄存器配置1、GPIO 基地址：0xE000 A0002、数据寄存器偏移：0x0000 000C（MASK_DATA_1_MSW）3、方向寄存器偏移：0x0000 0244 （DIRM_1）4、使能寄存器偏移：0x0000 0244 （OEN_1）5、slcr：0xF800 00006、时钟：0x0000 012C（APER_CL...
2018-11-28 09:06:46
1374
1
原创 ZYNQ7020_Linux_Hello_World
ZYNQ7020_Linux_Hello_World一、程序二、结果一、程序#include <linux/init.h>#include <linux/module.h>static int __init hello_init(void){ printk("Hello World! \n"); return 0;}static void __exit...
2018-11-27 16:36:36
1426
4
原创 ZYNQ7000_emmc_文件系统
ZYNQ7000_emmc_文件系统一、目标二、根文件系统的修改三、从emmc启动根文件系统四、设置终端登录一、目标1、修改根文件系统2、从emmc启动根文件系统3、设置从终端登录二、根文件系统的修改从xilinx wiki官网下载ramdisk文件。打开所在目录执行：gzip -d ramdisk-renue.image.gz gzip -d arm_ramdisk.image....
2018-11-26 16:38:59
4273
原创 ZYNQ7000_linux开发环境搭建
ZYNQ7020_linux开发环境搭建一、软件和设置1、开发工具版本2、交叉编译环境3、安装/更新32位库文件二、获取Xilinx源文件三、uboot修改和编译1、修改zynq-common.h2、修改zynq_zybo.h3、修改uboot中的dts4、修改Makefile5、uboot配置、编译四、内核编译五、修改设备树1、修改设备树中关于QSPI的选项。2、编译六、ramdisk文件七、....
2018-11-26 13:14:38
4551
2
原创 主成分分析(PCA)（matlab版本）
一、基础知识假设两个样本X、Y，它们的均值分别为X‾\overline{X}X、Y‾\overline{Y}Y，样本X和样本Y的协方差为：Cov(X,Y)=∑i=1n(Xi−X‾)(Yi−Y‾)n−1 Cov(X,Y) = \frac{\sum_{i=1}^{n}(X_i-\overline{X})(Y_i-\overline{Y})}{n-1}Cov(X,Y)=n−1∑i=1n(Xi...
2018-10-26 09:41:39
2124
原创 Hough变换的直线检测基础
一、Hough 变换(直线)Hough变换是依赖于投票机制的，在参数空间统计原空间下点的贡献值（投票）得到了累计值，累积量的峰值确定了所要的检测目标 1。\https://en.wikipedia.org/wiki/Hough_transform ↩︎...
2018-10-09 10:34:11
5591
原创 高斯滤波、双边滤波、Retinex图像增强的学习
一、高斯滤波二维高斯函数(均值为0)，以及 δ = 6图像：G(x,y)=12πδ2e−x2+y22δ2G(x,y) = \frac 1 {2\pi \delta ^2}e^{- \frac{x^2+y^2}{2\delta ^2}}G(x,y)=2πδ21e−2δ2x2+y2 高斯滤波器的平滑程度是由参数σ表征的，σ越大，高斯滤波器的频带就越宽，平滑程度就越好．通过调节平滑程...
2018-09-26 17:02:59
3722
原创 图像增强相关算法介绍 ------ 1
1、关于增强的理解图像增强是为了强调图像中的某些信息，加强图像整体或局部特征。常用的方法有：统计正方图增强、图像平滑锐化等。按照实现的方式不同可以分为：空间域增强和频率域增强。频域处理是对图像的部分频率成分进行剔除（滤波）从而实现平滑或者锐化。空域处理是直接对图像数据处理，比如灰度变换和直方图变换等。1.1 频域 原图像为I(x,y)，二位离散傅里叶变换可表示为： F(u,v)=1M...
2018-09-15 21:02:09
8739
翻译 Xilinx HLS 优化指令整理------INLINE
INLINE directive去除子函数层次结构，使Vivado HLS更好的分配资源并减少DSP和内存的使用率。子函数使用内联操作使自身逻辑融入到调用函数当中，优化结果结果的同时也增加了运行时间。HLS会自动内联较小的函数，要关闭自动内联可以设置inline directive 为off状态。Syntaxset_directive_inline [OPTIONS] &amp;lt;loca...
2018-09-14 09:54:37
4787
原创 ZYNQ7020 Lwip echo 测试
一、系统 在vivado中新建一个Block Design，添加一个ZYNQ7 PS （Processing System） 其配置只保留一个网口、一个串口，生成.bit 之后导入到SDK中。结果如图： 二、SDK工程 导入到SDK之后，新建一个Lwip echo的工程。 进入debug模式，连接串口和网口。 连接成功之后我们就能看到串口打印出来的信息，通过网络端口可以...
2018-09-06 17:35:17
3719
原创 Xilinx 7 Series FPGAs SelectIO —— ISERDESE2(Input Serial-to-Parallel Logic Resources)的一个测试
一、IS## 标题 ##ERDESE2简介 ISERDESE2是专用的串并转换器，它在完成串并转换 二、测试程序三、仿真结果
2018-09-04 17:35:02
18163
4
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人