文章目录
- 前言
- 一、笔试题
-
- 1、请采用Clock Gating方式实现的一个3分频的分频器,不要求占空比,请画出时序图并写出Verilog代码。
- 2、不带异步复位DFF的电路符号及电路结构如下图(a),在图(b)基础上请画出支持异步复位DFF。
- 3、请画图简述什么是setup/hold time,以及recovery/removal time。
- 4、您知道的跨时钟域(CDC)电路设计有哪几种?请见简述该电路优缺点和应用场景。
- 5、两输入与门,在后端物理实现后,Y端输出是否有可能出现竞争和冒险?请说明原因?如果会出现竞争和冒险,又如何保证不影响功能?
- 6、芯片设计中,工艺节点0.18um,90nm等,此参数是指MOS管中那个参数?CMOS工艺中的常用反向器,PMOS和NMOS谁的面积会更大点?请给出原因?
- 7、请描述传输门的工作原理,详细说明IN=0/1时,MOS管的工作状态。(CKN=~CK,1/0对应电源/地)
- 8、请简要描述IC设计的全流程,以及您参与过的芯片项目中所负责具体工作。
前言
笔试题型:四个部分,第一部分为笔试题,后面部分为性格测评题目
笔试平台:北森平台
笔试时间:2h
做题感受:唯一一家把测评和笔试题目放在一起,措手不及,做了第一部分以为后面全部都是笔试题,赶紧交卷,结果后面还剩余时间
一、笔试题
1、请采用Clock Gating方式实现的一个3分频的分频器,不要求占空比,请画出时序图并写出Verilog代码。
附:提供标准的ICG以供参考,在写Verilog时直接实例化以下ICG仿真模型即可
module ICG(
input wire E,
input wire CK,
o