主存储器——半导体芯片简介

每一组的地址范围都是0——16k-1。读写时对8位芯片的相同位置读写构成8位的芯片

线选法

缺点——对于容量大点的不能不好处理
20根地址线——从1M（2的20次方）中找出一条线——不好找

地址译码器输入时4根线，输出是16根线——其中二进制代码中输入，输入对应的那条线才有作用，对应的存储元件才会起作用

地址译码器的工作原理如下：
输入信号接收：
地址译码器接收来自地址总线的二进制地址信号。地址总线是计算机系统或数字电路中用于传输地址信息的一组导线，其位数决定了可寻址的范围。例如，如果地址总线有 10 位，那么可以表示的地址范围是 个不同的地址。
译码操作：
地址译码器内部包含一系列的逻辑门电路（通常是与门、或门等的组合），这些逻辑门根据输入的地址信号进行译码操作。译码的过程实际上是将输入的二进制地址码转换为特定的输出信号组合，以选中特定的存储单元或设备。
对于不同类型的地址译码器，其译码方式会有所不同。例如，对于简单的二进制译码器，如果是 2 输入的译码器，就可以将输入的 2 位二进制码转换为 4 个输出信号，分别对应 4 种不同的地址状态；如果是 3 输入的译码器，则可以将输入的 3 位二进制码转换为 8 个输出信号，对应 8 种不同的地址状态，以此类推。
输出信号产生：
经过译码操作后，地址译码器会在输出端产生相应的控制信号。这些输出信号通常用于选择或激活特定的存储单元、寄存器、外设等。例如，在存储器系统中，地址译码器的输出信号会连接到存储芯片的片选引脚，当某个存储单元的地址被选中时，对应的存储芯片的片选信号变为有效，从而允许对该存储单元进行读写操作。
在一些复杂的系统中，可能还会有多个地址译码器级联使用，以实现更复杂的地址译码功能。例如，先通过一级地址译码器选择某个存储模块，再通过二级地址译码器在该存储模块内选择具体的存储单元。

重合法

将地址线分成两半——这样20根地址线的话就会产生2×2^10条线——远远小于线选法

上面的数据线只有一条——每个存储单元也只有一位

其中1——31也会进行输出，但是下面不导通——故而不会输出