EDA原理及应用
文章平均质量分 65
FPGA入门系列
吾日叁問
雷达信号处理
展开
-
FPGA开发中的名词【更新中。。。】
WNS :Worst Negative Slack TNS :Total Negative Slack WHS :Worst Hold Slack THS :Total Hold Slack TPWS slack :slack就是目的端寄存器时钟到达时间 - 目的端数据达到时间,也就是满足setup或者hold的规则前提下,还有多少余量。 LUT:Look-Up Table 查找表 FF:Flip-Flop 触发器 MUX:Multiplexer 多路选择器 Carray Chain:进.原创 2021-02-22 12:57:26 · 461 阅读 · 0 评论 -
vivado rom ip核的使用
目录实验目的实验代码测试文件实验结果及分析实验目的通过上篇文章生成的coe文件初始化rom核,并将数据读出,验证与写入的是否一致,以此来验证对ROM核的控制是否正确。实验代码module ip_rom( input clk, input rst_n ); reg [15:0] trig_addr; reg trig; always@(posedge clk or negedge rst_n) if(!原创 2022-03-25 23:45:39 · 1652 阅读 · 0 评论 -
matlab生成rom ip核初始化的coe文件
MATLAB生成rom初始化coe文件原创 2022-03-25 22:28:43 · 1539 阅读 · 0 评论 -
HDL代码和硬件电路的映射
名词解释:RTL Viewer:寄存器级的视图,可以看到寄存器和门电路,主要体现的是逻辑连接关系和模块间的结构关系,和具体的FPGA器件无关; Technology Map Viewer(Post Mapping):将RTL所表达的结构进行优化,增加或减少一些模块,更接近于最后底层硬件映射的结果,以便于映射到具体的FPGA器件上。 Chip Planner:只有进行布局布线后才能够看到,在版图的模型中真实的表达所使用的资源以及相对位置信息,还有模块之间的路径与连线关系都可以显示出1和2在“Star原创 2021-03-20 10:19:59 · 748 阅读 · 0 评论 -
FPGA器件的内部结构
一开始不是点灯,而是了解FPGA器件的内部结构,掌握硬件描述语言和内部单元和连线的映射关系。这里以Altera FPGA为例,无论是Xilinx,Altera,Lattice和国产 ,它们的内部架构以及开发软件都大同小异,一通则百通。参考的文档:Stratix II Handbook首先看一下Features,包含ALMs,LEs,RAM,DSP Blocks,Multipliers,PLLs等。Xilinx FPGA中的CLB(Configable Logic Block)包含Slic原创 2021-03-19 21:34:41 · 2359 阅读 · 2 评论 -
笔试题(二)
16、使用DMA的好处不包括( )。A 减少数据的传输延时B 一定条件下可以降低系统的功耗C 软件复杂度肯定会降低D 降低CPU占用解析:本题主要考察了对CPU直接与系统内存交换数据的接口技术DMA的了解。这题直接从正面解还是会让人有些小纠结的,每个选项看上去都没有什么明显的问题,但是C项有明显的错误选项所具备的特殊字眼“肯定”,那么选择它的概率就很大了。DMA(Direct Memory Access,直接存储器访问)。在DMA出现之前,CPU与...原创 2021-02-25 13:24:49 · 862 阅读 · 1 评论 -
华为硬件逻辑岗笔试题(一)
积少成多,集腋成裘,坚持!!!目录1. 进制转换2. 状态机和编码方式3. 存储器的分类4. Verilog语法中的操作符5. 对组合逻辑的认识6. 对时序逻辑的认识7. 竞争冒险的认识8. 基本时序逻辑电路9. 建立时间和保持时间10. 同步时序电路11. 组合逻辑和时序逻辑判断13. 基本总线的理解14.加法器15.FPGA开发工具 1. 进制转换 1、十进制46.25对应的二进制表达式为( )。A 101110.11...原创 2021-02-25 13:11:22 · 10592 阅读 · 2 评论 -
FPGA入门(三)扇入扇出,逻辑延迟和线延迟,设计主频
目录扇入扇出逻辑延迟,线延迟,逻辑层级FPGA的内部结构FPGA最大可以跑到的频率 扇入扇出 http://xilinx.eetrend.com/d6-xilinx/article/2017-11/12212.html为什么扇出大对于数字电路影响这么严重?在FPGA设计中,往往代码较为复杂,如果事前不考虑扇出,就会导致一连串恶性事件发生。当工具认为路径因为扇出大造成布线不通,就会强行替换其他逻辑的位置使其满足时序要求,但是这样又会造成其他更多路径出现问题。如何解决这个问原创 2021-02-22 13:01:13 · 4017 阅读 · 0 评论 -
FPGA入门(二)阻塞和非阻塞赋值,可综合和不可综合,电平触发和边沿触发
移位寄存器 寄存器的延迟 同步和异步 阻塞赋值和非阻塞赋值 电平触发和沿触发 触发器的功能可以用特性表,特性方程,状态图描述原创 2021-02-22 11:30:20 · 1862 阅读 · 0 评论 -
FPGA入门(一)建立时间保持时间,竞争冒险和毛刺,锁存器和触发器
建立时间setup time和保持时间hold time,亚稳态 参考回答https://blog.csdn.net/wordwarwordwar为什么需要这两个时间?在理想情况下,只要在时钟沿来临时,有效数据也来临(时钟沿之前或同时),则能够正确采集到数据。然而在实际中,上升沿打开开关需要时间,逻辑门的状态改变(电容充放电等)都需要时间,因此数据的采集是需要一定时间的,在这个时间内数据不能发生变化。什么是亚稳态?为什么会产生亚稳态?亚稳态会给电路带来什么样的影响?怎么解决亚稳态问题?参考回答..原创 2021-02-21 23:08:47 · 1621 阅读 · 2 评论 -
【Xilinx FPGA】vivado工具下载安装
目录1. 下载2. 安装3. 许可1. 下载1. 进入xilinx的中文官网,找到产品下面的硬件开发工具,选择Vivado Design Suite。2. 选择windows版本进行下载,可以下载最新版本或者之前的版本。下载之前先登录,如果没有账号可点击创建账号先注册一个。2. 安装输入xilinx账号,选择下载的同时安装。选择要下载的product。选择系统版本。选择安装路径。总结页面,包括安装的器件支持包,设计工原创 2020-12-24 12:42:18 · 8027 阅读 · 1 评论 -
MCU基础
1.CPU的基本结构和运行机制一个基本的MCU的结构图如下所示。主要由处理器CPU,存储器Memory,总线Bus和外设Peripheral组成。CPU主要包含逻辑运算单元ALU,寄存器组register files,控制单元control unit;有些CPU还有浮点运算单元,MMU,Cache Management。一个典型的CPU如下图所示。1.1 ALUALU由四个要素组成:操作数、运算、运算结果和标志位。运算结果和标志位往哪里存呢?寄存器。存放标志位的寄存器有个特殊的名字叫原创 2020-09-01 12:46:16 · 3983 阅读 · 0 评论 -
FPGA+雷达信号处理
由于疫情原因,在家荒废了大把的时间,各地毕业班年级已陆续开学,相信我们离开学也不远了。之前在师兄的带领下,学习过一点关于FPGA的知识,我知道只是模仿了“形”,并没有领会它的“意”。最近由于项目结题的需要,需要重新捡起这方面的知识,尽管我之前并没有学到什么精髓(苦笑)。从新学习FPGA的另一个动力来自于,最近看到雷达信号处理专业毕业生找工作的相关信息,有的招聘要求上写着有FPGA开发经验者优先...原创 2020-04-17 21:46:47 · 6885 阅读 · 9 评论 -
FPAG入门(零)FPGA结构,厂商,设计流程
目录1. PLD的发展历程2. 半导体存储器的分类3. PLD的分类4. FPGA厂商5. FPGA的结构5.1Altera Cyclone IV为例5.2Xilinx XC4000为例6. 设计流程和工具6.1 设计流程6.2 设计工具6.3 开发语言7. 学习路线这些是对之前的笔记做了个总结,主要是了解FPGA的内部结构,开发流程以及常用的工具等知识。了解FPGA的内部结构对以后开发来说还是很重要的。下面的话就是安装一下vivado软件,然后多看...原创 2020-11-28 17:41:19 · 734 阅读 · 0 评论 -
熟悉模块写法和仿真工具modelsim的使用
以一个计数器的例子来熟悉模块的基本写法。//目的:熟悉模块的写法和基本语法module ex_cnt( //模块名和文件名保持一致// 关键字 变量类型 位宽 变量名 input wire sclk, //声明模块时,输入变量一定是wire型 input wire rst_n, output wire [9:0] cnt //输出可以是wire变量或reg变量,reg变量必须在always块中赋值); //接口列表以封号结束.原创 2020-10-09 12:37:01 · 675 阅读 · 0 评论 -
嵌入式Linux学习前的准备工作
目录学习新路线准备工作资料下载百度网盘:开发板的配套资料(手册、原理图、各种工具)git下载:录制视频过程写的文档、源码、图片环境搭建安装VMware运行UbuntuUbuntu操作入门Ubuntu网络配置Windows工具使用和编程示例学习新路线快速入门:APP基础->驱动基础->综合项目提升(按需观看):更多项目->驱动大全->各类专题对应文档中的学习顺序:第1篇->2->4->5->6准备工作原创 2020-10-02 15:03:13 · 205 阅读 · 0 评论 -
FPGA第一课
目录软硬件的比较课程难点如何构建“硬件”模型?在哪实现“硬件”模型?课程基础课程关键内容课程教材软硬件的比较课程难点如何构建“硬件”模型?硬件描述语言(HDL,Hardware Description Language) 注意用“硬件”思维看待HDL,千万不要用“软件”思维。在哪实现“硬件”模型?现场可编程门阵列(属于半定制的集成电路):可以修改芯片内部的逻辑连接关系课程基础数字逻辑和数字电路(是这门课能不能学懂的关键点):抓住本质的东西课程原创 2020-09-06 11:51:59 · 224 阅读 · 1 评论