![](https://img-blog.csdnimg.cn/20190918140129601.png?x-oss-process=image/resize,m_fixed,h_224,w_224)
数字IC
文章平均质量分 80
主要接收RISC-V架构、AHBA总线、SV验证及操作工具的使用
skyer_lhb
北京邮电大学研二在读,主要对光电子集成芯片感兴趣
展开
-
解读一个四路组相联cache代码
解读一个四路组相联cache代码,在《计算机组成原理,软硬件接口》中,第五章便是cache的学习。本人初学cache,难免有疏漏之处,源代码github地址:https://github.com/airin711/Verilog-caches原创 2022-12-15 20:21:16 · 2086 阅读 · 2 评论 -
超标量处理器基础笔记
现代处理器设计经典书籍,2004年出版原创 2022-11-30 21:05:35 · 555 阅读 · 1 评论 -
自己手写RISCV架构CPU-4其它指令
实现了RVI指令中除ori指令的其它指令。原创 2022-11-26 15:41:34 · 869 阅读 · 0 评论 -
C语言小程序游戏
魔塔是一种策略类游戏,需要多动脑筋,任何一个轻率的选择都可能导致游戏的失败。这个游戏是我呕心泣血之作,当年为了写出这款游戏,在上课的时候画了一堆图案,研究怎么才能写出只有一种胜利的方法,最后绞尽脑汁弄了出来。 这种游戏在以前小时候玩的游戏机里面玩过,那时抱着个游戏机一玩就是一下午,如今感觉大型3A电脑游戏也不过如此,回首往事时才发现,那段无忧无虑的时光真是太奢侈了。 本代码是我大一刚学完c语言自己编写的,三个游戏分别是飞机竞速、走迷宫和魔塔,满满的都是回忆。原创 2022-11-19 16:30:59 · 7061 阅读 · 5 评论 -
C语言绘图
本c语言代码是调用图形库写出来的。原创 2022-11-19 16:28:42 · 4447 阅读 · 1 评论 -
UVM学习笔记
UVM通用验证方法学笔记原创 2022-11-18 09:05:17 · 606 阅读 · 0 评论 -
基于FPGA平台RISCV架构的SOC应用系统设计3
本系列文章是参加第四届“复微杯”全国大学生电子设计大赛 FPGA 赛道的作品,该平台基于 RISCV,要求在 FPGA 平台可以实现指令执行,设计思路清晰, 具体如下:对所用 RISCV 的内核结构熟悉,了解其数据通路;应用方案完整,设计思路清晰,能够清楚的表达设计的内容以及价值;可以根据硬件上的资源实现片外启动;实现串口通信功能;FPGA 平台实现功能;提供完整设计报告及验证报告;原创 2022-11-16 21:23:11 · 1852 阅读 · 2 评论 -
基于FPGA平台RISCV架构的SOC应用系统设计2
本系列文章是参加第四届“复微杯”全国大学生电子设计大赛 FPGA 赛道的作品,该平台基于 RISCV,要求在 FPGA 平台可以实现指令执行,设计思路清晰, 具体如下:对所用 RISCV 的内核结构熟悉,了解其数据通路;应用方案完整,设计思路清晰,能够清楚的表达设计的内容以及价值;可以根据硬件上的资源实现片外启动;实现串口通信功能;FPGA 平台实现功能;提供完整设计报告及验证报告;原创 2022-11-16 21:08:32 · 1836 阅读 · 0 评论 -
基于FPGA平台RISCV架构的SOC应用系统设计1
本系列文章是参加第四届“复微杯”全国大学生电子设计大赛 FPGA 赛道的作品,该平台基于 RISCV,要求在 FPGA 平台可以实现指令执行,设计思路清晰, 具体如下:对所用 RISCV 的内核结构熟悉,了解其数据通路;应用方案完整,设计思路清晰,能够清楚的表达设计的内容以及价值;可以根据硬件上的资源实现片外启动;实现串口通信功能;FPGA 平台实现功能;提供完整设计报告及验证报告;原创 2022-11-16 20:23:50 · 2967 阅读 · 5 评论 -
RISC-V扩展指令示例
通过一个简单的例子,实现在C语言中嵌入汇编代码;自定义RISC-V扩展指令;修改tinyriscv代码,增加求平方等功能原创 2022-11-15 14:08:21 · 4373 阅读 · 7 评论 -
SV验证-3Scoreboard
本文采用system verilog语言对一个router.v模块进行验证。参考文档为Synopsys公司2012年出版的《SystemVerilog Testbench Lab Guide》原创 2022-11-13 22:49:57 · 783 阅读 · 0 评论 -
SV验证-2建立组件
本文采用system verilog语言对一个router.v模块进行验证。参考文档为Synopsys公司2012年出版的《SystemVerilog Testbench Lab Guide》原创 2022-11-13 14:32:17 · 417 阅读 · 0 评论 -
SV验证-1建立顶层文件
本文采用system verilog语言对一个router.v模块进行验证。参考文档为Synopsys公司2012年出版的《SystemVerilog Testbench Lab Guide》原创 2022-11-13 10:03:39 · 1355 阅读 · 0 评论 -
AHB验证-搭建顶层模块
学习AHB总线是数字IC设计中比较重要的一部分,本系列文章将说明如何一步步搭建AHB完整的总线。原创 2022-11-12 10:14:11 · 832 阅读 · 0 评论 -
《薛兆丰经济学讲义》读书笔记6-10章
该读书笔记是我在阅读过程中觉得比较好的句子,摘抄下来分享给大家原创 2022-11-11 22:07:46 · 761 阅读 · 2 评论 -
vim学习笔记
vim学习笔记原创 2022-11-11 11:12:04 · 1050 阅读 · 2 评论 -
C++学习笔记
C++学习笔记原创 2022-11-11 09:32:58 · 156 阅读 · 0 评论 -
make工具的使用
本节是b站上关于make教学的笔记原创 2022-11-11 09:29:33 · 464 阅读 · 0 评论 -
自己手写RISCV架构CPU-3 or指令验证
RISCV原创 2022-11-08 10:02:25 · 808 阅读 · 0 评论 -
自己手写RISCV架构CPU-2 or指令
RISCV原创 2022-11-08 10:01:07 · 796 阅读 · 0 评论 -
自己手写RISCV架构CPU-1简介
本系列主要是针对开源riscv代码做一个解析,从零开始设计一款具有哈弗结构的、32位标量到RISCV架构的处理器。原创 2022-11-08 09:56:34 · 1242 阅读 · 0 评论