程序下载到FPGA板子后，VIVADO显示There is no debug cores.原因及解决办法。

最新推荐文章于 2024-07-09 09:25:17 发布
最新推荐文章于 2024-07-09 09:25:17 发布
阅读量1.2w 收藏 21
点赞数 7
文章标签： fpga
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_42403313/article/details/108467508
版权

程序下载到FPGA板子后，VIVADO显示There is no debug cores.原因及解决办法。

可能情况如下：

1、没有例化 ILA IP核
如果不需要上板抓波形，不使用ILA也行，如果要上板抓波形，在程序里例化一个ILA IP核比较方便，此IP核可以同时抓取多路信号（2018.3版本最多可抓1024路），可以根据信号来设置位宽、深度等参数。

2、已经成功例化ILA核，但依然显示There is no debug cores.
ILA无法正常启用，有可能是ILA的输入时钟信号不正常，可用示波器看看给fpga的时钟信号是否波形正常？如果时钟为差分时钟信号，但未经差分转单端操作，直接输入给ILA，那么ILA也无法正常工作。解决方法：在代码里例化一个差分转单端的IP即可。

qq_42403313
关注
  • 7
    点赞
  • 踩
  • 21
    收藏
    觉得还不错? 一键收藏
  • 3
    评论
Vivado ML 2021.1 下载链接.txt
06-26
Vivado ML 2021.1 现已推出，可供下载： 使用基于 ML 的算法提升性能 模块设计容器现已投入生产 推出 Vivado 商城 用于自动时序收敛的智能设计运行 面向 Versal 的 DFX 现已推出 量产器件: Versal AI Core 系列：...
VIVADO2017.4FPGA烧写文件下载步骤.docx
11-11
利用VIVADO编译器进行烧写程序，既有烧写BIT文件也包括MCS文件。详细概括了烧写步骤等等，利用VIVADO编译器进行烧写程序，既有烧写BIT文件也包括MCS文件。详细概括了烧写步骤等等
Vivado+FPGA:如何使用Debug Cores（ILA）在线调试
热门推荐
SKYQQCLOUD的专栏
11-05 3万+
在Vivado下在线调试是利用ILA进行的，Xilinx官方给出了一个视频，演示了如何使用Vivado的debug cores，下面我根据这个官方视频的截图的来演示一下： 官方的视频使用的软件版本为2012.2，不过在2015.3下也是差不多的。 第一步：标记需要debug的信号 例如： VHDL：attribute mark_debug of sineSel  :  signa
Vivado-警告-没有Debug ILA core, Probes窗口空白
理论结合实践，开启你的电子学习新方案！
10-24 9798
大概是说设计里没有ILA core，但是debug文件里有ILA core，而且debug probes窗口下什么也没有。但是，我综合后明明插入了debug core呀，而且在约束文件里也自动生成了相关信息，查看schematic，也添加了debug相关的两个元件，为毛program时就是看不到呢？ 解决： 1： VIO 和 ILA 的CLK 有问题。 2： 我查的X...
Vivado不识别板子
最新发布
LogicCharm
07-09 260
1、先检查是不是驱动问题，如果在设备管理器中看不到板子，或者显示驱动有其他颜色符号，这样多半是驱动问题，去csdn搜一下。我就是下载了最新版，在点了auto connect一直卡在connecting to server，降了一版本就好了。3、还有就是你下载的版本不合适（可能是BUG），换个版本。2、还有可能是你下载的是标准版不识别你的板子。
xilinxFPGA
ld1400295265的博客
10-09 4211
FPGA新手，最近在调试xilinx的FPGA，起初采用的是XCKU040FFVA1156芯片的开发板，直接在vivado2017.4上调试，没有出现任何问题，但是可能由于擦写频繁或者是不正当操作，导致芯片的JTAG口出现问题。后面重新采用KC705的开发板进行验证，并未更换vivado软件，在程序中加入debug模块，可以正常编译，但是下载完程序之后时钟显示there are no debug ...
FPGA 硬件调试
civee的博客
12-26 2383
FPGA vivado 硬件调试过程
there is no debuge core【vivado 2023.2】
weixin_43322322的博客
03-07 653
解决方法：因为我的ila时钟是从ps端接入的，所以要启动ps端才行。ps端启动是在vitis或者xilinx sdk运行程序。问题：program device后没有自动跳出ila界面。tip：这个报错基本上是与时钟有关。
数字 01 Vivado2018.2安装及实操
qq_41034231的博客
05-12 6772
1、一开始的关于连接到网络检查vivado版本的选项我都选了ignore 选择第二个 Design edition 3、 安装的软件都确定安装，然后安装完毕，软件自动开启license manager， 点击load license，选择license（有史以来啥啥啥的那个） 然后点击view license status 新建第一个工程： Create project Next 工程名和工程路径 RTL工程 Next Next 选择芯片，后面应该还可以更改（tool
【vivado】ILA调试报错 The debug hub core was not detected 以及 Data read from hw_ila [hw_ila_1] is corrupted
yundanfengqing_nuc的专栏
08-07 1万+
报错一： WARNING: [Labtools 27-3361] The debug hub core was not detected. Resolution: 1. Make sure the clock connected to the debug hub (dbg_hub) core is a free running clock and is active. 2. Make sure the BSCAN_SWITCH_USER_MASK device property in Vi.
Vivado dubug core被删除解决方法（The debug hub core was not detected, Dropping logic with cellname:'xxx'）
hb_wxz的博客
11-09 2万+
情景描述： 使用Vivado 2017.4书写Verilog代码，并且创建debug core进行信号抓取。添加完debug core并成功Run Implementaion,在IMPLEMENTATION的结构图中可以看到相应的ila_core和hub都已经建立。在生成bit文件的时候出现warning告知debug core被丢掉了，因为没有在设备上找到相应的内容，警告截图如下： 虽然bit...
vivado烧写与擦除flash.pdf
05-12
vivado烧写与擦除flash细致文档，介绍具体。每一步都有配图
基于vivado2023.2 第1个工程 用ZYNQ的PL(FPGA)设计流水灯
02-26
最后，一旦设计和仿真都通过了，就可以将比特流文件（bitstream）下载到FPGA中。Vivado提供硬件管理工具，可以连接到开发板，加载编译好的比特流，实现硬件编程。 总的来说，基于Vivado 2023.2的ZYNQ FPGA流水灯...
spi.rar_FPGA SPI_SPI FPGA_SPI程序_fpga spi _spi vivado
09-15
标题"spi.rar_FPGA SPI_SPI FPGA_SPI程序_fpga spi _spi vivado"提及了SPI在FPGA中的应用以及与Vivado软件的关联。这暗示我们将讨论如何在FPGA设计中实现SPI通信，并且可能涉及Vivado工具的使用。 描述中的"vivado ...
Vivado使用教程 vivado2018.2.zip
08-07
对vivado2018.2的基本使用流程做了一个详细说明.以一个流水灯入门工程为例子,说明了工程的建立,综合,实现,下板调试. 里面涵盖了vivado关联第三方代码编辑器，vivado关联第三方仿真软件，vivado软件的基本开发流程。...
Vivado中Debug的操作方式
mwttry的专栏
08-16 4742
Vivado中Debug的操作方式 Vivado中提供了多种Debug的操作方式，下面就来总结一下： 1. 代码中例化ILA IP核 第一种，直接例化ILA IP核： 需要探测多少个信号，信号的位宽是多少，直接选择即可： 下面界面可以选择探测信号宽度以及触发方式： 可谓之简单粗暴，如果没人干预你，就这样用也没关系。之后直接在程序中例化即可。 2. 通过网表标记 综合后生成网表，在网表中设置Debug：Mark Debug。 或者在综合后的原理图中Mark Debu.
vivado应用hardware manager进行JTAG调试常见问题
晨曦微露
10-14 2万+
一、连接问题 有时会无法连接target，可能的原因。 A.目标硬件可能无法运行在缺省的target频率。 可以调整硬件target或者线缆的TCK管脚时钟频率。不同器件的特性可能不同。 B. IR(instruction register)长度不符 Vivado工具自动设置不同器件的IR长度，可能与实际不符...
VIVADO开发可能遇到的常规问题总结
zsmcdut的博客
04-15 2万+
1在综合（Synthesis）和实施（Implementation）两个过程中，在实施(Implementation)阶段，查看“Report Utilization”的资源使用报告发现相比于综合的使用资源锐减。 原因是在实施阶段进行第一步逻辑优化（Opt-design）后大部分资源被优化掉，从而在布局布线后，得出的“Report Utilization”资源利用率分析报告是不正常的，逻辑资源利用...
vivado报错：there is no netlist available 怎么解决
06-01
"there is no netlist available" 这个错误可能是由于 Vivado 工程中的一些问题导致的。下面是可能的原因和解决方法： 1. 项目没有生成 netlist，可以尝试重新生成 netlist。在 Vivado 中依次选择 "Generate Output Products" -> "Generate Bitstream"，这样就可以重新生成 netlist 了。 2. 修改了 RTL 源代码但没有重新生成 netlist。可以尝试重新生成 netlist。在 Vivado 中依次选择 "Generate Output Products" -> "Generate Bitstream"，这样就可以重新生成 netlist 了。 3. Vivado 版本问题，可能是 Vivado 的版本不兼容造成的。可以尝试升级或降级 Vivado 版本，看看是否可以解决问题。 如果以上方法都不能解决问题，可以尝试重新创建工程，然后将原有的源文件和约束文件添加到新的工程中，重新生成 netlist。
评论 3
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值