18 Verilog基本语法-同步状态机原理和设计

已于 2023-11-17 11:28:07 修改
阅读量885 收藏 8
点赞数 10
分类专栏： Verilog基础语法 文章标签： vim linux verilog
于 2022-04-12 06:45:00 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_43244515/article/details/124107480
版权
本文介绍了同步状态机在复杂时序逻辑电路设计中的应用，包括其作用、结构、三要素和类型。同步状态机通常使用触发器作为状态记忆部件，并通过二进制、格雷码或独热码来分配状态。描述风格包括Onealways、Twoalways和Threealways，而HDL描述是实现的关键。此外，文章提出了一个检测特定序列的状态机实现示例，并邀请读者思考如何用独热码和三段式实现状态机。
摘要由CSDN通过智能技术生成

虚拟机：VMware-workstation-full-14.0.0.24051
环 境：ubuntu 18.04.1
应用工具：VCS（verilog compiled simulator，编译型代码仿真器）

文章目录

一、学习内容

在这里插入图片描述

二、同步状态机

（1）作用

  可以设计复杂的时序逻辑电路。

（2）结构

  • 由状态寄存器（触发器）作为状态记忆部件（常用正跳边沿触发的D触发器）
  • 仅当触发信号到达时刻才可能发生状态改变
  • 状态寄存器如果有n个触发器，状态机最多有2^n个状态

（3）三要素

  • 状态：状态变量，划分逻辑顺序
  • 输出：某一状态时完成的事
  • 输入某个状态的条件

（4）类型

  • 米勒型状态机（Mealy状态机）：

    • 下一个输出是当前状态和输入的函数
    • 下一个状态是当前状态和输入的函数
      在这里插入图片描述

  • 摩尔型状态机（Moore状态机）：下一个输出是当前状态的函数

    • 下一个输出是当前状态的函数
    • 下一个状态是当前状态和输入的函数
      在这里插入图片描述—

三、同步状态机的实现

（1）状态分配

  • 二进制码表示状态的状态机
  • 格雷码（Gray）表示状态的状态机
  • 独热码（One-hot）表示状态的状态机

（2）描述风格

  • One always 风格（一段式）
  • Two always风格（两段式）
  • Three always风格（三段式）
  • 有输出指定的码表示状态的状态机

（3）HDL描述

在这里插入图片描述在这里插入图片描述

（4）实现

  • 状态转移图：状态、转移条件和逻辑开关
    在这里插入图片描述
    【例】检测一个5位二进制序列“10010”，可实现循环检测（检测到10010之后如果后续输入为010，即序列为1001010xxxx，需检测到2次该序列）。
    在这里插入图片描述
    在这里插入图片描述
    在这里插入图片描述

四、思考和小结

（1）思考

  • 用独热码、三段式实现下面状态机
    在这里插入图片描述

（2）小结

在这里插入图片描述

作者：xlinxdu
版权：本文版权归作者所有
转载：未经作者允许，禁止转载，转载必须保留此段声明，必须在文章中给出原文连接。

xlinxdu
关注
专栏目录
verilog-同步状态机
weixin_42705678的博客
10-04 349
//同步状态机 module check( input clk, input rstn, input num, output hold, output [3:0] num_cnt, output result); //define reg reg hold; reg [3:0] num_cnt; reg [3:0] num_cnt_nxt; reg result; //parameter define parameter [2:0] IDLE =3'b000; parameter [2:
System Verilog基本语法
Anton_wzd的博客
03-12 1561
在入门FPGA、ASIC设计时，记录整理了System Verilog基本语法以及一些注意事项，方便大家一起学习讨论。
Verilog之同步状态机
weixin_43417303的博客
03-25 618
1、使用同步时序逻辑设计的必要性 2、状态机的结构 2.1 Mealy状态机与Moore状态机 3、状态机的多种设计方法 同一个状态机的多种设计方式：采用Gray编码的状态机设计，采用独热编码的状态机设计，把输出直接指定为状态码设计 ，两段式状态机设计等。 4、可综合状态机设计指导原则 ...
verilog状态机
m0_57683988的博客
08-19 695
什么叫状态机，虽然verilog描述的电路都是并行的，但是也有的电路需要顺序执行，需要一些硬件来实现一些具有一定的顺序的工作，这就要用到的思想就叫做状态机。moore型状态机的输出只和当前状态有关，与当前输入无关，输出会在一个完整的时钟周期内保持稳定，即使此时输入信号有变，输出也不会变化。mealy型状态机，这种状态机的输出不仅和当前的状态有关，也和当前的输入有关，既输入有变化，输出也就改变，不管现在输出的状态是稳定还是输入的小改变，都要改变。(1) 状态机第一段，时序逻辑，非阻塞赋值，传递寄存器的状态。
状态机的Verilog写法
最新发布
weixin_47973334的博客
08-28 1024
硬件设计很讲究并行设计思想，虽然用Verilog描述的电路大都是并行实现的，但是对于实际的工程应用，往往需要让硬件来实现一些具有一定顺序的工作，这就要用到状态机思想。什么是状态机呢？简单的说，就是通过不同的状态迁移来完成一些特定的顺序逻辑。硬件的并行性决定了用Verilog描述的硬件实现（譬如不同的always语句）都是并行执行的，那么如果希望分多个时间完成一个任务，怎么办？也许可以用多个使能信号来衔接多个不同的模块，但是这样做多少显得繁琐。状态机的提出会大大简化这一工作。——《深入浅出玩转FPGA》
Verilog状态机
weixin_45902176的博客
02-11 1137
在使用过程中我们常说的是有限状态机（Finite-State Machine，FSM），简称为状态机，表示在有限个状态以及这些状态之间的转移和动作等行为的数学模型。下面介绍一个简单的状态机设计实例：一个学生，一周七天周一到周五需要上学，单周周六巩固复习这一周的知识，周日出去玩；在verilog中常使用的状态机可以分为两类，分别是Moore（摩尔）状态机和Mealy（米利）状态机。对状态机的理解需要大量的实际操作，孰能生巧，在我学习的过程中老师曾要求我们用状态机写万年历，对于感兴趣的同学来说也可以进行尝试。
数电经典课设--Verilog状态机
weixin_46151516的博客
03-09 2643
Verilog
dir3.zip_verilog 状态机_分频 状态机
09-14
通过理解状态机的工作原理和Verilog语法，我们可以设计出各种复杂的功能模块，满足不同的系统需求。对于初学者来说，这是一个很好的练习，有助于深入理解和掌握Verilog语言以及数字系统设计的基础知识。
fsm.rar_ FSM verilog_FSM_fsm二段式_状态机_状态机写法
09-24
学习状态机的设计不仅涉及硬件描述语言的语法，还涉及到系统级思考和逻辑推理。理解如何将复杂的控制流程转化为简单、可预测的状态转换图，是成为优秀数字设计师的关键步骤。通过这个压缩包中的实例，你将能够掌握...
Verilog HDL实现同步状态机：复杂数字系统设计的关键技术
通过学习Verilog HDL和同步状态机的实现，学生不仅可以掌握高级数字系统设计的基本原理，还能了解行业发展的历程和技术变迁，这对于未来从事电子设计或相关领域的工作具有重要意义。此外，理解不同状态编码方式的...
Verilog-HDL-数字系统设计[夏宇闻]ppt课件
03-31
Verilog-HDL-数字系统设计[夏宇闻]ppt课件，主要内容有共17章：Verilog的基本知识、Verilog的语法结构、Verilog HDL模型的不同抽象级别、复杂数字系统的构成、同步状态机的原理、结构和设计、可综合的状态机的指导...
同步状态机的原理、结构和设计___(寇飞强).ppt
08-13
同步状态机的原理、结构和设计FSM用来解决一般时序逻辑电路问题，包括同步/异步时序逻辑 状态寄存器 当前状态（现态）寄存器 组合逻辑电路 三段式状态机
Verilog状态机设计技术
计算机小辣鸡
12-31 1763
广义而论，只要涉及触发器的电路，无论电路大小都能归结为状态机。 有限状态机的优势： 高效的顺序控制模型，状态机的工作方式是根据控制信号按照预先设定的状态进行顺序进行的 容易利用现成的EDA工具进行优化设计。 性能稳定，容易构成性能良好的同步时序逻辑模块，消除电路中的毛刺现象，强化系统工作稳定性方面有更多的解决方案。 高速性能 高可靠性能 分类： 从信号输出方式上分，
夏宇闻《Verilog数字系统设计教程》 - 第12章 同步状态机的原理、结构和设计
weixin_40641471的博客
12-23 1554
该章节对状态机的初步理解有所帮助，但更多干货和实际编码还需要再多学习和参考一下 第12章 同步状态机的原理、结构和设计 概述 可综合的Verilog HDL和VHDL的语法只是它们各自语言的一个子集。由于寄存器传输级（RTL）描述的是以时序逻辑抽象所得到的有限状态机为依据，所以，把一个时序逻辑抽象成一个同步有限状态机是设计可综合风格的Verilog VHDL模块的关键。 12.1 状态机的结构 下图是数字电路设计中常用的时钟同步状态机的结构（Mealy状态机）。其中， 状态寄存器是由一组触发器组成，用来记
Verilog基础：三段式状态机与输出寄存
前进，才知道自己的渺小
11-13 3330
这两类有限状态机的下一状态和输出都是组合逻辑的形式的（指输出不直接来自寄存器的输出），两类状态机的结构如图1、图2所示。图4和图5分别给出了寄存输出的Mealy型状态机和Moore型状态机的结构。上面两图不难理解，但是一个新的问题出现了，即输出会延后一个周期得到，如果既需要当前周期给出输出，又需要对输出寄存，就不能使用当前状态和输入确定输出，而是应该使用下一状态组合逻辑和输入确定输出。对于Mealy状态机，因为需要状态转移和相应状态的输出同时出现，输出寄存器需要保存由下一状态组合逻辑和的输入推导的输出。
Verilog-实现基于状态机的序列检测--一段式状态机、二段式状态机、三段式状态机
Anzg256的博客
04-12 4404
将时序逻辑和组合逻辑划分开来，时序逻辑进行当前状态和下一状态的切换，组合逻辑实现输入、输出以及状态的判断，这种写法相对容易维护，不过组合逻辑输出容易出现毛刺等问题。代码易维护，时序逻辑的输出解决了二段式写法中组合逻辑的毛刺问题，但是三段式消耗的资源相对多一点，并且三段式从输入到输出比一段式和二段式会延时一个时钟周期。将所有的逻辑（输入、输出、状态）在一个always块里进行描述，这种写法看起来简单，但对于复杂的状态会容易出错，并且在大型项目中这些代码是不利于维护的。的工作，这就要用到状态机的思想。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

xlinxdu

你的鼓励是我最大的动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值