08 SCL&SDA，类IIC协议（附源码）

已于 2023-11-17 11:25:53 修改
阅读量8.9k 收藏 70
点赞数 92
分类专栏： 其他小实验 文章标签： fpga开发 verilog IIC SCL SDA
于 2022-05-06 20:53:06 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_43244515/article/details/124618558
版权

虚拟机：VMware -14.0.0.24051
环 境：ubuntu 18.04.1
脚 本：makefile（点击直达）
应用工具：vcs 和 verdi

文章目录

一、Overview

（1）Theory

  虽然使用了SCL、SDA和ACK，但这真的不是IIC协议呀，这个模块功能是实现并行数据流转换为一种特殊串行数据流模块的设计。

  • 模块框图：

在这里插入图片描述

  • 通信协议：

在这里插入图片描述

  • 模块时序：

在这里插入图片描述

（2）Demand

  • 设计两个可综合的电路模块：
      第一个模块(M1)能把4位的并行数据转换为符合以下协议的串行数据流，数据流用scl和sda两条线传输，sclk为输入的时钟信号，data[3:0]为输入数据，ack为数据输入的使能信号。
      第二个模块(M1)能把串行数据流内的信息接收到，并转换为相应16条信号线的高电平，即若数据为1，则第一条线路为高电平，数据为n，则第N条线路为高电平。
      M0为测试用信号模块。该模块接收M1发出的ack信号，产生新的测试数据data[3::0]。
  • 通信协议：
      scl为不断输出的时钟信号，如果scl为高电平时，sda由高变低时刻，串行数据流开始;如果scl为高电平时，sda由低变高,申行数据结束。sda信号的串行数据位必须在scl为低电平时变化，若变为高则为1，否则为零。

二、Interface Description

Signal NameWidthDirectionDescription
sclk1inputSystem clk signal, xxMhz
rst_n1inputSystem reset signal
data_i4inputSent data bus
ack1outputRequest send signal
scl1outputTwo divided-frequency signal
sda1outputData signal
outhigh16outputOut signal

三、Timeing

（1）M1-Timing

在这里插入图片描述

（2）M2-Timing

在这里插入图片描述

四、Design and Functional Verification

（1）M1-RTL

//-- modified by xlinxdu, 2022/05/06
module ptosda (
  input        sclk_i ,
  input        rst_n_i,
  input  [3:0] data_i ,

  output reg   ack_o  ,
  output reg   scl_o  ,
  output reg   sda_o
);

parameter IDLE  = 7'b000_0001;
parameter START = 7'b000_0010;
parameter BIT1  = 7'b000_0100;
parameter BIT2  = 7'b000_1000;
parameter BIT3  = 7'b001_0000;
parameter BIT4  = 7'b010_0000;
parameter STOP  = 7'b100_0000;

reg       sda_en;
reg [3:0] data_buf;
reg [6:0] cur_state;
reg [6:0] nxt_state;

/*-----------------------------------------------\
 ------------ set flag --> sda_en ---------------
\-----------------------------------------------*/
always @ (posedge sclk_i or negedge rst_n_i) begin
  if (!rst_n_i) begin
    sda_en <= 1'b0;
  end
  else if (ack_o) begin
    sda_en <= 1'b1;
  end
  else if((cur_state == STOP) && (ack_o == 1'b0)) begin
    sda_en <= 1'b0;
  end
end


/*-----------------------------------------------\
 ---------------- updata data_buf   -------------
\-----------------------------------------------*/
always @ (posedge sclk_i or negedge rst_n_i) begin
  if (!rst_n_i) begin
    data_buf <= 4'b0;
  end
  else if (ack_o) begin
    data_buf <= data_i;
  end
end

/*-----------------------------------------------\
 ----------------- sclk --> scl -----------------
\-----------------------------------------------*/
always @ (posedge sclk_i or negedge rst_n_i) begin
  if (!rst_n_i) begin
    scl_o <= 1'b0;
  end
  else begin
    scl_o <= ~scl_o;
  end
end


/*-----------------------------------------------\
 -------------------- ack signal ----------------
\-----------------------------------------------*/

always @ (posedge sclk_i or negedge rst_n_i) begin
  if (!rst_n_i) begin
    ack_o <= 1'b0;
  end
  else if ((cur_state == IDLE) && (sda_en == 1'b0)) begin
    ack_o <= 1'b1;
  end
  else  begin
    ack_o <= 1'b0;
  end
end

/*-----------------------------------------------\
 --------- updata current state of FSM ----------
\-----------------------------------------------*/
always @ (posedge sclk_i or negedge rst_n_i) begin
  if (!rst_n_i) begin
    cur_state <= IDLE;
  end
  else begin
    cur_state <= nxt_state;
  end
end

always @ (*) begin
  case(cur_state)
    IDLE: if(sda_en && (scl_o == 1'b1))begin
            sda_o = 1'b0;
            nxt_state = START;
          end
          else begin
            sda_o = 1'b1;
            nxt_state = IDLE;
          end
         
    START:if(sda_en && (scl_o == 1'b0))begin
            sda_o = data_buf[0];
            nxt_state = BIT1;
          end
          else begin
            sda_o = 1'b0;
            nxt_state = START;
          end

    BIT1: if(sda_en && (scl_o == 1'b0))begin
            sda_o = data_buf[1];
            nxt_state = BIT2;
          end
          else begin
            sda_o = data_buf[0];
            nxt_state = BIT1;
          end

    BIT2: if(sda_en && (scl_o == 1'b0))begin
            sda_o = data_buf[2];
            nxt_state = BIT3;
          end
          else begin
            sda_o = data_buf[1];
            nxt_state = BIT2;
          end

    BIT3: if(sda_en && (scl_o == 1'b0))begin
            sda_o = data_buf[3];
            nxt_state = BIT4;
          end
          else begin
            sda_o = data_buf[2];
            nxt_state = BIT3;
          end

    BIT4: if(sda_en && (scl_o == 1'b0))begin
            sda_o = 1'b0;
            nxt_state = STOP;
          end
          else begin
            sda_o = data_buf[3];
            nxt_state = BIT4;
          end
    STOP: if(!sda_en && (scl_o == 1'b1))begin
            sda_o = 1'b1;
            nxt_state = IDLE;
          end
          else begin
            sda_o = 1'b0;
            nxt_state = STOP;
          end

    default:begin
          sda_o = 1'b1;
          nxt_state = IDLE;
    end
  endcase
end

endmodule

（2）M1-Test Bench

module tb_ptosda;

  reg       sclk_i ;
  reg       rst_n_i;
  reg [3:0] data_i ;

  wire      ack_o  ;
  wire      scl_o  ;
  wire      sda_o  ;



initial begin
  sclk_i = 0 ;
  rst_n_i = 1;
  data_i = 4'b0;

  #10 rst_n_i = 0;
  #10 rst_n_i = 1;
  data_i = 4'b1011;
end


always begin
  #5 sclk_i = ~sclk_i;
end
 
ptosda tb_ptosda(
                 .sclk_i (sclk_i ),
                 .rst_n_i(rst_n_i),
                 .data_i (data_i ),
                 .ack_o  (ack_o  ),
                 .scl_o  (scl_o  ),
                 .sda_o  (sda_o  )
);



initial begin
  #1000 $finish;
  $fsdbDumpfile("ptosda.fsdb");
  $fsdbDumpvars            ;
  $fsdbDumpMDA             ;
end
endmodule

（3）M2-RTL

//-- modified by xlinxdu, 2022/05/06

module out16hi 
(
  input             clk_i    ,
  input             rst_n_i  ,
  input             data_i   ,

  output reg [15:0] outhigh_o
);

reg  [1:0] dly_data;
wire negedge_data_i;

reg [3:0] data_buf;

reg cnt_en;
reg [2:0] cnt;

always @ (posedge clk_i or negedge rst_n_i) begin
  if (!rst_n_i) begin
    dly_data <= 2'b1;
  end
  else  begin
    dly_data <= {dly_data[0],data_i};
  end
end
assign negedge_data_i = (dly_data == 2'b10)?1'b1:1'b0; 


always @ (posedge clk_i or negedge rst_n_i) begin
  if (!rst_n_i) begin
    cnt_en <= 1'b0;
  end
  else if (negedge_data_i) begin
    cnt_en <= 1'b1;
  end
  else if(cnt == 3'd4)begin
    cnt_en <= 1'b0;
  end
end


always @ (posedge clk_i or negedge rst_n_i) begin
  if (!rst_n_i) begin
    cnt <= 3'b0;
  end
  else if (cnt == 3'd4) begin
    cnt <= 3'b0;
  end
  else if (cnt_en) begin
    cnt <= cnt + 1'b1;
  end
end


always @ (posedge clk_i or negedge rst_n_i) begin
  if (!rst_n_i) begin
    data_buf <= 4'b0;
  end
  else if(cnt == 3'd4) begin
    data_buf <= 4'b0;
  end
  else if (cnt_en) begin
    data_buf <= {data_buf[2:0],data_i};
  end
end

always @ (*)begin
  case(data_buf)
    4'b0001: outhigh_o = 16'b0000_0000_0000_0001;
    4'b0010: outhigh_o = 16'b0000_0000_0000_0010;
    4'b0011: outhigh_o = 16'b0000_0000_0000_0100;

    4'b0100: outhigh_o = 16'b0000_0000_0000_1000;
    4'b0101: outhigh_o = 16'b0000_0000_0001_0000;
    4'b0110: outhigh_o = 16'b0000_0000_0010_0000;
    4'b0111: outhigh_o = 16'b0000_0000_0100_0000;
    
    4'b1000: outhigh_o = 16'b0000_0000_1000_0000;
    4'b1001: outhigh_o = 16'b0000_0001_0000_0000;
    4'b1010: outhigh_o = 16'b0000_0010_0000_0000;
    4'b1011: outhigh_o = 16'b0000_0100_0000_0000;
    
    4'b1100: outhigh_o = 16'b0000_1000_0000_0000;
    4'b1101: outhigh_o = 16'b0001_0000_0000_0000;
    4'b1110: outhigh_o = 16'b0010_0000_0000_0000; 
    4'b1111: outhigh_o = 16'b0100_0000_0000_0000;
    
    4'b0000: outhigh_o = 16'b1000_0000_0000_0000;
    default: begin
        outhigh_o = 16'b0000_0000_0000_0000;
    end
  endcase
end

（4）M2-Test Bench

module tb_ptosda;

  reg       sclk_i ;
  reg       rst_n_i;
  reg [3:0] data_i ;

  wire      ack_o  ;
  wire      scl_o  ;
  wire      sda_o  ;
  
  wire [15:0]outhigh_o;



initial begin
  sclk_i = 0 ;
  rst_n_i = 1;
  data_i = 4'b0;

  #10 rst_n_i = 0;
  #10 rst_n_i = 1;
  data_i = 4'b1011;
end


always begin
  #5 sclk_i = ~sclk_i;
end
 
ptosda tb_ptosda(
                 .sclk_i (sclk_i ),
                 .rst_n_i(rst_n_i),
                 .data_i (data_i ),
                 .ack_o  (ack_o  ),
                 .scl_o  (scl_o  ),
                 .sda_o  (sda_o  )
);

out16hi tb_out16hi(
                  .clk_i    (scl_o    ),
                  .rst_n_i  (rst_n_i  ),
                  .data_i   (sda_o    ),
                  .outhigh_o(outhigh_o)
);



initial begin
  #1000 $finish;
  $fsdbDumpfile("ptosda.fsdb");
  $fsdbDumpvars            ;
  $fsdbDumpMDA             ;
end
endmodule

五、Result

  

（1）M1

在这里插入图片描述

bug1：由仿真波形可以看出，请求信号占了时钟两个周期，与实际时序（一个周期）不符，定位到ack部分代码，分析是由sda_en使能信号延迟了一拍导致。

/*-----------------------------------------------\
 -------------------- ack signal ----------------
\-----------------------------------------------*/

always @ (posedge sclk_i or negedge rst_n_i) begin
  if (!rst_n_i) begin
    ack_o <= 1'b0;
  end
  else if ((cur_state == IDLE) && (sda_en == 1'b0)) begin
    ack_o <= 1'b1;
  end
  else  begin
    ack_o <= 1'b0;
  end
end

继续定位到sda_en代码块，发现sda_en是由ack_o控制拉高的，所以在ack_o在第一次被拉高时，使能信号是无法立刻被拉高的，依据实际功能，这里sda_en应该和请求信号ack同一拍产生。

/*-----------------------------------------------\
 ------------ set flag --> sda_en ---------------
\-----------------------------------------------*/
always @ (posedge sclk_i or negedge rst_n_i) begin
  if (!rst_n_i) begin
    sda_en <= 1'b0;
  end
  else if (ack_o) begin
    sda_en <= 1'b1;
  end
  else if((cur_state == STOP) && (ack_o == 1'b0)) begin
    sda_en <= 1'b0;
  end
end

更改：把产生高电平的条件改一下

/*-----------------------------------------------\
 ------------ set flag --> sda_en ---------------
\-----------------------------------------------*/
always @ (posedge sclk_i or negedge rst_n_i) begin
  if (!rst_n_i) begin
    sda_en <= 1'b0;
  end
  else if ((cur_state == IDLE) && (ack_o == 1'b0)) begin
    sda_en <= 1'b1;
  end
  else if((cur_state == STOP) && (ack_o == 1'b0)) begin
    sda_en <= 1'b0;
  end
end

在这里插入图片描述

结果：在更改后，请求信号和使能信号均正常

在这里插入图片描述

bug2：由通信协议可知道，scl为高电平时，sda由低变高时刻，串行数据结束。由仿真波形可以看到，红框是已经发送完4bit的数据，产生stop信号时刻。在红框内，scl第一次为高电平时，stop信号没有产生，而是在scl的下一拍产生，多了一拍，时序错误。由仿真波形可以看到，产生这个bug的原因是sda_en拉低的时刻晚了一拍。定位到sda_en代码块。

/*-----------------------------------------------\
 ------------ set flag --> sda_en ---------------
\-----------------------------------------------*/
always @ (posedge sclk_i or negedge rst_n_i) begin
  if (!rst_n_i) begin
    sda_en <= 1'b0;
  end
  else if ((cur_state == IDLE) && (ack_o == 1'b0)) begin
    sda_en <= 1'b1;
  end
  else if((cur_state == STOP) && (ack_o == 1'b0)) begin
    sda_en <= 1'b0;
  end
end

//第二处
BIT4: if(sda_en && (scl_o == 1'b0))begin
            sda_o = 1'b0;
            nxt_state = STOP;
          end
          else begin
            sda_o = data_buf[3];
            nxt_state = BIT4;
          end

更改：把sda_en在发送完第四个bit数据时产生，同时把状态机里面的BIT4条件改一下。因为sda_en发生了改变。

/*-----------------------------------------------\
 ------------ set flag --> sda_en ---------------
\-----------------------------------------------*/
always @ (posedge sclk_i or negedge rst_n_i) begin
  if (!rst_n_i) begin
    sda_en <= 1'b0;
  end
  else if ((cur_state == IDLE) && (ack_o == 1'b0)) begin
    sda_en <= 1'b1;
  end
  else if((cur_state == BIT4) && (ack_o == 1'b0)) begin
    sda_en <= 1'b0;
  end
end

//第二处
BIT4: if(!sda_en && (scl_o == 1'b0))begin
            sda_o = 1'b0;
            nxt_state = STOP;
          end
          else begin
            sda_o = data_buf[3];
            nxt_state = BIT4;
          end

在这里插入图片描述

结果：更改后，仿真波形与时序一致。

（2）M2

在这里插入图片描述

bug1：由仿真波形可以看到，传输的数据结束之后，data_buf，依然在缓冲数据，所以输出一直在变，不符合时序要求，问题定位到data_buf更新代码块。

always @ (posedge clk_i or negedge rst_n_i) begin
  if (!rst_n_i) begin
    data_buf <= 4'b0;
  end
  else if (cnt_en) begin
    data_buf <= {data_buf[2:0],data_i};
  end
  else begin
    data_buf <= 4'b0;
  end
end

更正：在一次数据传输结束之后，data_buf清零，可解决上述bug。

always @ (posedge clk_i or negedge rst_n_i) begin
  if (!rst_n_i) begin
    data_buf <= 4'b0;
  end
  else if(cnt == 3'd4) begin
    data_buf <= 4'b0;
  end
  else if (cnt_en) begin
    data_buf <= {data_buf[2:0],data_i};
  end
end

在这里插入图片描述

bug2：在解决bug1后，发现清零会带来一个问题，就是改数据被误认为是M1传输过来的，定位到输出代码块

always @ (*)begin
  case(data_buf)
    4'b0001: outhigh_o = 16'b0000_0000_0000_0001;
    4'b0010: outhigh_o = 16'b0000_0000_0000_0010;
    4'b0011: outhigh_o = 16'b0000_0000_0000_0100;

    4'b0100: outhigh_o = 16'b0000_0000_0000_1000;
    4'b0101: outhigh_o = 16'b0000_0000_0001_0000;
    4'b0110: outhigh_o = 16'b0000_0000_0010_0000;
    4'b0111: outhigh_o = 16'b0000_0000_0100_0000;
    
    4'b1000: outhigh_o = 16'b0000_0000_1000_0000;
    4'b1001: outhigh_o = 16'b0000_0001_0000_0000;
    4'b1010: outhigh_o = 16'b0000_0010_0000_0000;
    4'b1011: outhigh_o = 16'b0000_0100_0000_0000;
    
    4'b1100: outhigh_o = 16'b0000_1000_0000_0000;
    4'b1101: outhigh_o = 16'b0001_0000_0000_0000;
    4'b1110: outhigh_o = 16'b0010_0000_0000_0000; 
    4'b1111: outhigh_o = 16'b0100_0000_0000_0000;
    
    4'b0000: outhigh_o = 16'b1000_0000_0000_0000;
    default: begin
        outhigh_o = 16'b0000_0000_0000_0000;
    end
  endcase
end

更正：加入计数控制条件，只有在数据传输过程（cnt=1~4）时，data_buf的0才有效，否则输出16‘b0。

always @ (*)begin
  case(data_buf)
    4'b0001: if(cnt !== 3'd0) begin outhigh_o = 16'b0000_0000_0000_0001;end
             else             begin outhigh_o = 16'b0000_0000_0000_0000;end

    4'b0010: if(cnt !== 3'd0) begin outhigh_o = 16'b0000_0000_0000_0010;end
             else             begin outhigh_o = 16'b0000_0000_0000_0000;end

    4'b0011: if(cnt !== 3'd0) begin outhigh_o = 16'b0000_0000_0000_0100;end
             else             begin outhigh_o = 16'b0000_0000_0000_0000;end

    4'b0100: if(cnt !== 3'd0) begin outhigh_o = 16'b0000_0000_0000_1000;end
             else             begin outhigh_o = 16'b0000_0000_0000_0000;end

    4'b0101: if(cnt !== 3'd0) begin outhigh_o = 16'b0000_0000_0001_0000;end
             else             begin outhigh_o = 16'b0000_0000_0000_0000;end

    4'b0110: if(cnt !== 3'd0) begin outhigh_o = 16'b0000_0000_0010_0000;end
             else             begin outhigh_o = 16'b0000_0000_0000_0000;end

    4'b0111: if(cnt !== 3'd0) begin outhigh_o = 16'b0000_0000_0100_0000;end
             else             begin outhigh_o = 16'b0000_0000_0000_0000;end
    
    4'b1000: if(cnt !== 3'd0) begin outhigh_o = 16'b0000_0000_1000_0000;end
             else             begin outhigh_o = 16'b0000_0000_0000_0000;end

    4'b1001: if(cnt !== 3'd0) begin outhigh_o = 16'b0000_0001_0000_0000;end
             else             begin outhigh_o = 16'b0000_0000_0000_0000;end

    4'b1010: if(cnt !== 3'd0) begin outhigh_o = 16'b0000_0010_0000_0000;end
             else             begin outhigh_o = 16'b0000_0000_0000_0000;end

    4'b1011: if(cnt !== 3'd0) begin outhigh_o = 16'b0000_0100_0000_0000;end
             else             begin outhigh_o = 16'b0000_0000_0000_0000;end
    
    4'b1100: if(cnt !== 3'd0) begin outhigh_o = 16'b0000_1000_0000_0000;end
             else             begin outhigh_o = 16'b0000_0000_0000_0000;end

    4'b1101: if(cnt !== 3'd0) begin outhigh_o = 16'b0001_0000_0000_0000;end
             else             begin outhigh_o = 16'b0000_0000_0000_0000;end

    4'b1110: if(cnt !== 3'd0) begin outhigh_o = 16'b0010_0000_0000_0000;end
             else             begin outhigh_o = 16'b0000_0000_0000_0000;end
             
    4'b1111: if(cnt !== 3'd0) begin outhigh_o = 16'b0100_0000_0000_0000;end
             else             begin outhigh_o = 16'b0000_0000_0000_0000;end
    
    4'b0000: if(cnt !== 3'd0) begin outhigh_o = 16'b1000_0000_0000_0000;end
             else             begin outhigh_o = 16'b0000_0000_0000_0000;end
    default: begin
        outhigh_o = 16'b0000_0000_0000_0000;
    end
  endcase
end

（3）Top

在这里插入图片描述

在进行M1-M2-M0联调时，波形如上，输出符合预期时序要求，前仿真功能正常。

作者：xlinxdu
版权：本文是作者原创，版权归作者所有。
转载：未经作者允许，禁止转载，转载必须保留此段声明，必须在文章中给出原文连接。

xlinxdu
关注
  • 92
    点赞
  • 踩
  • 70
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
专栏目录
SCL 和 SDA 是 I2C 总线上的两个信号线。 c++ 模拟数据
qq_52964187的博客
03-01 7161
例如，当主设备需要发送数据时，它会将 SDA 信号线拉低，然后在 SCL 信号线上提供时钟信号。当一个设备（主设备）想要与另一个设备（从设备）通信时，它会向 SDA 信号线发送一个起始信号，然后在 SCL 信号线上提供时钟信号，以便从设备读取数据。当主设备需要向从设备传输数据时，它将数据写入 SDA 线，并在 SCL 信号的边沿上进行传输。在硬件中，SCL 和 SDA 通常是 I2C 总线上的两个信号线。主设备使用 SCL 信号来同步数据传输，即在传输数据时，每个数据位都在 SCL 信号的边沿上进行传输。
scl sda 是什么接口_SOC设计控制接口IIC
weixin_39929595的博客
01-07 1万+
IIC全称为Inter-Integrated Circuit(集成电路总线)。IIC接口只有两根线：SCL，SDA。SCL为同步时钟线，SDA为数据线，通SPI不同的是，数据线为双向接口，也就是说，发送接收都走这根线。IIC是一种多向控制总线，也就是说多个芯片可以连接到同一总线结构下，同时每个芯片都可以作为实时数据传输的控制源。这种方式简化了信号传输总线接口。多数EEPROM芯片都是II...
I2C通讯协议（详解SDA/SCL）
weixin_44006573的博客
04-22 5499
I2C通讯协议——使用攻略 1、基本介绍 调I2C时序，主要在调数据写入write_I2C和数据读取read_I2C的机制。I2C主要实现数据的传输，使主机和从机的相互响应。它有一种数据传送机制。总结起来为：起始信号，终止信号、应答信号，读字节，写字节，数据读取和数据写入。 I2C基本架构： Start_I2C Stop_I2C readack 读取应答信号 sendack and sendna...
开发板的I2C总线接口SCL(时钟线)和SDA(数据线)
weixin_37841024的博客
05-25 585
SCL6 和 SDA6 是 I2C（Inter-Integrated Circuit）总线的引脚，而 SCL7 和 SDA7 则是另一个独立的 I2C 总线的引脚。这些引脚用于连接 I2C 总线上的时钟线和数据线，用于在主设备和从设备之间进行串行通信。总结来说，SCL 和 SDA 是 I2C 总线上的时钟线和数据线的缩写。它们共同组成了 I2C 总线的核心通信接口，用于在主设备和从设备之间进行串行通信和数据交换。类似于 SCL6，它提供时钟信号，用于同步主设备和从设备之间的数据传输。
SDA和SCL
m0_74381444的博客
03-26 3826
sda、scl
I2C总线的SDA和SCL
热门推荐
TanLngB的博客
12-28 7万+
串行数据线SDA——负责在设备间传输串行数据  串行时钟线SCL——负责产生同步时钟脉冲 SCL\SDA是I2C总线的信号线。 I2C总线是共享的总线系统，因此可以将多个I2C设备连接到该系统上。连接到I2C中总线上的设备既可以用作主设备，也可以用作从设备。 主设备负责控制通信，通过对数据传输进行初始化/终止化，来发送数据并产生所需的同步时钟脉冲。从设备则是等待来自主设备的命令，并响应命令的接收。且同步时钟信号只能由主设备产生。 当总线空闲时，SDA和SCL都处于高电平状态，当主机要和某个从机通讯时，会先发
iic.rar_IIC scl sda_IIC.总线代码_iic代码Verilog_iic源码_verilog IIC
09-21
对于SCL和SDA的处理，Verilog代码可能使用了边沿检测和电平控制逻辑，因为IIC协议规定了在特定时钟边沿进行数据的采样和驱动。例如，数据在SCL的下降沿被采样，而在上升沿之前必须稳定。为了实现这样的时序控制，...
正点原子HAL库 STM32F4 IIC协议（学习自用附源码）
04-29
在"正点原子HAL库 STM32F4 IIC协议（学习自用附源码）"的学习资源中，我们将深入理解如何利用STM32F4的HAL库来实现IIC（Inter-Integrated Circuit）通信协议。IIC是一种多主机、两线式串行总线，常用于微控制器与...
IIC&SPI 0.96OELD屏幕（四针和6针GND VCC SCL SDA RES DC ）
03-23
标题中的"IIC&SPI 0.96OELD屏幕"指的是支持I2C（Inter-Integrated Circuit）和SPI（Serial Peripheral Interface）通信协议的0.96英寸有机发光二极管（OLED）显示屏。这种屏幕常用于嵌入式系统，如STM32微控制器...
iic_IIC_源码
10-04
IIC协议由Philips（现NXP半导体）于1982年提出，其主要特点是使用两根线：一根数据线SDA（Serial Data Line），一根时钟线SCL（Serial Clock Line）。IIC协议定义了主设备和从设备的角色，主设备负责启动和停止传输...
IIC_STM32实现IIC通讯_源码
10-02
要实现IIC通信，首先需要配置STM32的GPIO引脚，将SDA和SCL引脚设置为IIC模式。这通常在初始化阶段完成，涉及的函数可能包括`RCC_APB1PeriphClockCmd`用于开启IIC时钟，以及`GPIO_PinAFConfig`和`GPIO_Init`用于配置...
I2C之知(二)--I2C总线SDA\SCL以及开始终止条件
BaikalHU
07-16 3万+
I2C只用两条线(SDA和SCL)在连接到总线上的设备之间传送数据.每一个设备都由唯一的地址来识别(不管是微处理器、LCD驱动器、存储器或者键盘接口),并且可以依照设备的功能作为发送器或者接收器使用.LCD驱动器可能只是个接收器,而存储器可以发送和接受数据.除了发送器和接收器,当传送数据时设备还可以作为主机或者从机.主机就是初始化数据传输和产生时钟信号的设备,在那个时刻,任何被寻址的设备都是从机.
【转】HDMI中SCL和SDA两个引脚的作用
weixin_30537451的博客
06-04 2960
高清晰度多媒体界面（英语：High Definition Multimedia Interface，简称HDMI） Pin Pin定义 1 Hot Plug Detect 2 Utility 3 TMDS Data2+ 4 TMDS Data2 Shield 5 TMDS Data2- 6 TMDS Data1...
串口通信协议
如月之恒，如日之升
04-09 1425
主设备在SCL线上产生一个时钟脉冲，将SDL线上传输一个数据位，当一个字节数据传输完之后，从设备将拉低SDA线，回传给主设备一个应答位，这就是一个字节的真正传输。数据包的内容由起始位、主体数据、校验位、停止位组成，通讯双方的数据包格式以及波特率要约定一样。使用校验位时，数据位可以有5~8位，如果不使用校验位，数据位可以达9位。1、主机通过MOSI线发生1位数据，从设备通过这根线读取这1位数据。2、从机通过MISO线发送1位数据，从设备通过这根线读取这1位数据。当 SCL 高，SDA从低变高，就是STOP。
这个锂电池保护方案来自TIDA-010030
人非生而知之者
09-15 1159
得到该电池的电量计芯片型号、IIC从机地址、通信的实际波形；
I2C协议详解
最新发布
weixin_45784125的博客
05-29 1042
在I2C通信中，主设备控制时钟线SCL，而数据线SDA用于在主设备和从设备之间双向传输数据。主设备通过SDA发送数据给从设备，同时使用SCL产生时钟信号，从设备根据时钟信号读取SDA上的数据。反过来，从设备也可以在主设备的控制下，通过SDA发送数据给主设备。其中，SDA用于在设备之间传输数据，而SCL则提供时钟信号，控制数据传输的速度。在I2C总线上，每个设备都有一个唯一的地址，主设备通过这个地址来识别和访问从设备。这种工作方式的优点在于，它可以简化系统设计，减少设备间的连接线，提高系统的可靠性。
IIC代码波形对照详解
Jiangxiao_yu的博客
02-13 3895
看了很多篇IIC的讲解文章，要么是纯文字，要么给的波形图类似示意图似的，不够直观。所以我自己写了一篇结合实际的高低电平波形图和C语言代码，更加直观的对IIC通信的状态进行讲解。
SDA SCL是IIC的EE吗
05-17
SDA和SCL是IIC（Inter-Integrated Circuit）总线的两个信号线，IIC总线是一种串行通信协议，用于连接微控制器和外部设备，比如EEPROM、传感器、LCD显示屏等。SDA（Serial Data）线是用于数据传输的双向串行数据线，...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

xlinxdu

你的鼓励是我最大的动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值