数字电子技术

---

期末题型

选择题 第一章、第二章、第六章
数据选择器功能公式，译码器功能公式
分析题 组合逻辑电路填卡诺图（数据选择器）；计数器电路图分析（161 异步清零或同步预置或者90 8421 5421）；90或者101和3-8译码器串起来
设计题 组合逻辑电路设计（3-8译码器或者数据选择器→设计逻辑函数或者全加器）；时序电路设计（90或者101，设计进制计数，告诉起始状态）；JK触发器设计电路（给定状态迁移表，状态迁移图，要求用JK触发器设计时序电路，激励方程，输出方程）

---

第一章

BCD码，8421，5421，余3，格雷码
格雷码，最高位互反，其他位对称；也是一种BCD码；8421和5421只能表示0-9
奇偶校验

余3BCD码是8421码表达的十进制数每一位都加上0011；

---

第二章

异或和同或的性质，奇偶特性a异或1，源码反码控制电路
OC门（开路门）和三态门

---

第三章

表3-1，对偶和反演，吸收律，多余项定律，卡诺图
最小项，真值表把F=1的全或，逻辑相邻项
求与或式，与非式，与或非式，或与式，或非式
无关项

对偶式G，不需要按位取反
反演式F非，需要按位取反

最简与或式：卡诺图圈1
与非式：与或式两次取反，按摩根定律（取反律）展开一次
与或非式：卡诺图圈0（与圈1过程符号相同），然后取反
或与式：卡诺图圈0（与圈1过程符号相同），然后取反再按求反率展开，最后必须是或与形式
或非式：或与式两次取反，按摩根定律（取反律）展开一次，最后必须是或与形式

---

第四章

分析与设计，表4-3，表4-8
全加器，译码器，数据选择器
竞争与冒险，偏1和偏0，卡诺图相切（仅概念）

全加器实现四位二进制减法电路的思路：
用四个一位全加器，4个非门+1表示补码，输出结果运算位的最高位与符号位的最高位，即另一个一位二进制加法器进行异或，判断是否溢出

全加器实现二进制乘法的思路：
列出竖式，将A1A0B1B0的值和他们乘出的结果表示成P3P2P1P0再按位进行设计

四位全加器设计8421BCD码的加法电路的思路：
先判断结果是否大于9，大于则加上0110，判断的依据是卡诺图里大于9的项组成的最小项和最高位的进位，C4，S3S2，S3S1；如果结果不大于9可以直接输出

译码器设计两个一位二进制全加器的思路：
把3-8译码器参照全加器的真值表对应输出，注意3-8译码器本身输出的就是m非，指定的端口是0其余全是1

数据选择器扩成8选1的思路，非常简单，增加一个A2变量用来二选一

数据选择器实现三变量多数表决器，主要看四选一的实现，用卡诺图法较为直观，直接列出3变量情况下的卡诺图，再进行对比即可

利用数据选择器实现逻辑函数或者产生序列，前者填卡诺图轻松解决，后者直接把D0-D8换成对应序列再按顺序输出即可

竞争的概念：因为门电路具有一定的延时性，所以变量在通过不同路径经过不同的门到达同一个门时会产生竞争现象，而经过一条路到达门电路的变量则无竞争

冒险的概念：在竞争的前提下，某个变量发生变化导致真值表被破坏，输出产生变化的情况叫做冒险
偏1冒险，稳态输出恒为1，暂态情况下，产生一个负脉冲使F=0
偏0冒险，稳态输出恒为0，暂态情况下，产生一个正脉冲使F=1

卡诺图相切：通过卡诺图判断是否发生冒险的依据

用数据选择器进行设计逻辑函数的思路，将卡诺图表示的最小项写出来，直接用做地址变量；

一位二进制全加器：因为加数和被加数都只有一位，故为一位二进制全加器

---

第五章

时序电路的特点，什么是时序电路？和组合电路区别，米里型，摩尔型
触发器状态方程，T触发器（必考）

输出信号不仅与输入信号相关，还与电路的过去状态有关的逻辑电路叫做时序电路；
米里型的时序电路输出值F与输入x有关，摩尔型的无关

摩尔型的状态图直接把输出值F画在状态的旁边

边沿触发器——一般都为下降沿，CP处有一个o；少数没有o的为上升沿

---

第六章

什么是分频器？表6-9
同步计数器和异步计数器，74LS90，138，161和194的图
寄存器和移位寄存器的概念，环型，序列信号发生器（小题）

设计同步/异步时序电路，先考虑要用多少个状态来表示题目要求，如果可以用4个状态表示，则用Q2Q1两个触发器即可完成逻辑电路，画出状态迁移表，将次态表示出来，同时对比JK触发器的格式替换变量

74LS90 8421码十进制计数时最高位是DCB A，5421码时的最高位是A DCB

用74LS90组成七进制计数器的思路十分简单，只需要在第七个脉冲时让计数器清0即可，即QDQCQBQA=0111时，让置0端R1R2都为1
74LS90一定要考虑过渡态！！！

74LS161与74LS90最大区别在于它是同步的，只有一个时钟信号，可以把它看成一个16进制的计数器，通过Cr=0置零和LD=0预置数，可以实现任意进制的计数功能，将低电平输入给LD端，可以直接把计数器的计数置0，不需要使用清0端归0
74LS161与90的不同点还在于计数时，十进制计数器计数至9即可置0

寄存器：由触发器和一些控制门组成，每个触发器都能存放一位二进制码
移位寄存器：具有寄存和移位两个功能；010右移，次态两种可能，移进1，101，移进0，001
环型和扭环型：环型可以构成4进制，扭环型可以构成8进制

74LS194：典型的移位寄存器，

分频器==计数器，六分频电路和六进制计数器是一回事

用JK触发器设计同步时序电路还要考虑到无关项！！！