HDLbits 79 多路选择器映射卡诺图

最新推荐文章于 2023-12-16 14:45:38 发布

qq_43583549

最新推荐文章于 2023-12-16 14:45:38 发布

阅读量508

点赞数

文章标签： verilog

本文链接：https://blog.csdn.net/qq_43583549/article/details/121526574

版权

该博客介绍了如何利用一个4:1多路复用器和多个2:1多路复用器，根据给定的Karnaugh图来构建电路。在模块top_module中，通过连接不同的多路复用器，实现了输入c和d控制的逻辑输出。每个mux2模块根据输入s选择x或y输出，从而组合成完整的逻辑功能。这种方法强调了在不使用额外逻辑门的情况下，利用多路复用器进行逻辑操作的设计思路。

摘要由CSDN通过智能技术生成

HDLbits 79 多路选择器映射卡诺图

Created: November 24, 2021 10:10 PM
Last Edited Time: November 24, 2021 10:13 PM

问题描述：

对于下面的Karnaugh图，使用一个4：1多路复用器和尽可能多的2：1多路复用器给出电路实现，但使用尽可能少的路。您不得使用任何其他逻辑门，必须使用a和b作为多路复用器选择器输入，如下面的 4 对 1 多路复用器所示。

您只实现了标记为top_module的部分，使得整个电路（包括 4 对 1 多路复用器）实现 K 映射。
在这里插入图片描述

module top_module (
    input c,
    input d,
    output [3:0] mux_in
); 
    wire [7:0] dx;
    mux2 c1 (dx[0],dx[1],c,mux_in[0]);
    mux2 c2 (dx[2],dx[3],c,mux_in[1]);
    mux2 c3 (dx[4],dx[5],c,mux_in[2]);
    mux2 c4 (dx[6],dx[7],c,mux_in[3]);
    mux2 d1 (0,1,d,dx[0]);
    mux2 d2 (1,1,d,dx[1]);
    mux2 d3 (0,0,d,dx[2]);
    mux2 d3 (0,0,d,dx[3]);
    mux2 d4 (1,0,d,dx[4]);
    mux2 d5 (1,0,d,dx[5]);
    mux2 d6 (0,0,d,dx[6]);
    mux2 d7 (0,1,d,dx[7]);
    
endmodule
module mux2 (input x,input y,input s, output z);
    assign z = s?y:x;      
endmodule