实验：多路选择器设计流程，卡诺图

最新推荐文章于 2023-10-10 17:49:02 发布

狮子座硅农（Leo ICer）

最新推荐文章于 2023-10-10 17:49:02 发布

阅读量555

点赞数

分类专栏：芯片设计文章标签：多路选择器 mux

本文链接：https://blog.csdn.net/qianniuwei321/article/details/127353078

版权

本文详细介绍了多路选择器的设计过程，包括数据流建模的硬件代码实现，使用Verilog HDL描述2选1选择器逻辑，并提供激励代码进行功能仿真。此外，还涉及结构化建模的实现方式以及Verilog语句执行的说明。

摘要由CSDN通过智能技术生成

1 多路选择器

在这里插入图片描述

根据表达式画出其逻辑电路如下图所示。

2 数据流建模

2.1 硬件代码

数据流建模主要是通过连续赋值语句 assign 来描述电路的功能。根据这一逻辑电路图，利用Verilog HDL实现2选1选择器的逻辑电路，示例如下：

module m_mux21(a,b,s,y);
  input   a,b,s;        // 声明3个wire型输入变量a,b,和s，其宽度为1位。
  output  y;           // 声明1个wire型输出变量y，其宽度为1位。
  assign  y = (~s&a)|(s&b);  // 实现电路的逻辑功能。
endmodule

2.2 激励代码

设计一个激励代码，对设计的选择器的功能进行仿真：

#include "verilated.h"
#include "verilated_vcd_c.h"
#include "obj_dir/Vm_mux21.h"

VerilatedContext* contextp = NULL;
VerilatedVcdC* tfp = NULL;

static Vm_mux21* top;

void step_and_dump_wave(){
   
  top->eval();
  contextp->timeInc(1);
  tfp