PCB布线有间距要求的原因

一、PCB布线有间距要求的原因

1、原因
当线与线之间平行布线时，两线之间会会产生一个寄生电容C，寄生电容的大小可用下列公式表示
C=εS/d
注释：ε为极板间介质的介电常数，S为极板面积，d为极板间的距离
此时两线之间的模型等效如下图所示

上图可以理解为两线之间的感应电容。
由此得到电容 C的容抗公式为

此时两线之间的等效模型如下图所示

此时在在两线上存在对方的感应耦合信号大小和这个电阻有关系，当电阻越大时，感应信号越小，对该传输线上的信号干扰也就越小，反之干扰则越大。

由电容的容抗公式可知
当信号频率固定的条件下，C越小，Xc越大，干扰越小，反之干扰越大。
再由电容的公式C=εS/d可知，干扰越小，则要求间距d越大。

从另一方面来说，由容抗公式可知，当频率越高时，要保证容抗Xc足够大，C就要足够小，对两线之间间距d的要求就越大。

一般情况下，两线间距满足3w情况下，两线之间的干扰可以降低70%,两线之间的间距满足10W条件下，两线之间的干扰可以降低98%。

2、要求
由上面的推导可知，
当频率越高时，对线间距要求越大，一般3w原则基本可以满足要求，对于某一些对信号质量要求更高的，最好保持5W原则，例如一些差分信号、时钟等关键信号，一般要求5W，在间距无法满足的情况下，可以进行包地打过孔进行处理。