Candence强烈建议将标准单元布局与超大单元布局分开进行预处理。在大多数用户环境中,标准单元布局很少发生变化,但超大单元布局会发生变化。此外,标准单元更有可能在组之间共享,并由中央CAD组织提供支持。对于特定的设计组来说,megaccell可能是唯一的,没有遵循严格的命名约定,因此在相同的库生成库中,名称可能会冲突。
1.power-grid library 的两种类型
1)technology library
工艺库包含tech file、面积电容、decap/filler/powergrate cells以及这些单元的tech view,工艺库是运行rail analysis的最低要求。
2)power-grid library
该库包含三种power grid views(PGV),early/IR/EM,对于标准单元和macro/memory/io 单元。该库不包含tech file,耦合电容由spice仿真导出。
2.power-grid view types
1)tech-only
该view是technology 库对每个单元生成的basic view,只包含电流分布因素和单元的电源ports的耦合电容,不包含单元的内部信息。如果没有定义power grid library ,tech view 用于分析rail analysis,但是该view用于生成power grid library用于标准单元/macro的精确分析。
2)early view(standard cells/Macros)
该view包含电流分布因子和单元的power port的耦合电容的仿真信息,不包含内部互连的寄生参数,无法进行IR drop分析。该view用于rail analysis XD accuracy mode,用于early deaign phase。
3)IR Views(Macros)
4)EM Views
3.生成Technology Library
1)输入文件
technology LEF / cell LEF / Quantus technology file / LEFDEF layermap (optional)
2)步骤
- 读入所有单元的lef文件:read_lib -lef */tech.lef */cell_macro.lef */pso_header.lef */pso_ring.lef */pll.lef */decap.lef
- 手写lefdef.layermap:
lefdef.layermap:金属层信息的文件,文件格式:
metal ME1_C lefdef ME1
via VIA1 lefdef VI1
- 指定technology的设置:
set_pg_library_mode
-extraction_tech_file RCgen.tch
-lef_layermap lefdef.map
-celltype techonly
-power_pins {VDD 1.08 VDDO 1.08 VDDG 1.08}
-ground_pins {VSS GND VSSG}
-temperature -40
指定文件夹生成power-grid library: generate_pg_library -output tech_pgv
生成三个文件:
techonly.cl : technology library默认名称,用户指定的区域基于单元电容均匀分布在power-pins,电流tap添加至power-pins,总电流均匀地分布在每个轨道上的多个电流tap之间,电流分布和单元内部电源网不可见。
techonly.rpt :每个单元的power/ground net 包括power/ground net的名称和电压值,单位面积的电容,taps的数量,用户定义的Idsat,Ileakage,Ron for POWERGATE cell。
techonly.summary :报告中单元类型有stdcell/filler/decoupling cap/power_gate,还包括pins/metal layers/current taps的数量等。