【 1. 随机存储器 RAM 】
1. 静态随机存储器 SRAM
读写控制信号R/W’:=1执行读操作;=0执行写操作
片选信号CS’:=1时所有输入输出呈高阻态,禁止操作;=0时正常工作 (CS’相当于总开关)
读操作:CS’=0, R/W’=1
写操作:CS’=0,R/W’=0
1024x4位的SRAM
SRAM的静态存储单元
T1、T2、T3、T4共同构成SR锁存器,可存一位二值代码。
T1、T2构成反相器G1,T3、T4构成反相器G2。
字线 Xi 控制T5、T6的开关状态,Xi=1时,T5、T6导通,能在一行中被选中;Xi=0时,T5、T6截止。
列地址译码器的输出Yj控制T7、T8的开关状态,Yj=1时,T7、T8导通,这时第i行第j列存储单元单元与缓冲器相连;Yj=0时,T7、T8截止。
CS’=0,R/W’=1时读操作,A1导通,A2、A3截止,I/O可获取Q1状态
CS’=0,R/W’=0时写操作,A1截止,A2、A3导通,I/O数据可写入存储单元。
2. 动态随机存储器 DRAM
动态存储单元是利用 MOS管栅极电容可以存储电荷 的原理,工作时必须定期刷新控制电路。
【 2. 只读存储器 ROM 】
存储矩阵:由许多存储单元排列而成。
存储单元:可以用二极管构成,也可以用双极型三极管或MOS管构成,每个存储单元能存放1位二值代码,每个或一组存储单元有一个对应的地址代码。通常ROM采用多位数据并行输出的结构形式,每个输入地址同时选中一组存储单元。
地址译码器:将输入的地址代码译成相应的控制信号,利用这个控制信号从存储矩阵中将指定的单元选出,并把其中的数据送到输出缓冲器。
输出缓冲器:提高存储器带负载能力;实现对输出状态的三态控制,以便与系统的总线连接。
1. 掩模只读存储器 Mask ROM
出厂时已固定,不可更改,适合大量生产。
简单、便宜、非易失性。
2. 可编程只读存储器 PROM
PROM是一种与阵列固定、或阵列可编程的可编程逻辑器件。
PROM的总体结构与掩模ROM一样,同样由存储矩阵、地址译码器、输出电路组成。在出厂时已存在存储矩阵的所有交叉点上全部制作了存储元件,即相当于在所有存储单元中都已存入了1。
熔丝型 PROM
3. 可编程只读存储器 EPROM
UVEPROM
E2PROM
Flash Memory
优点:闪存的编程和擦除操作不需要使用编程器,写入和擦除的控制电路集成于存储器芯片中,工作时只需要5V的低压电源,使用极其方便。
应用:U盘、手机、平板电脑
【 3. 指标 】
1. 存储容量
b、bit(比特),B(拜特、字节),1B=8b,1k=210B,1M=210k,1G=210M。
- 存储矩阵的每个交叉点是一个存储单元。
- 地址码=地址线=地址位数。
- 存储容量=存储单元总数=字数(地址数)x字长(位数)=2地址线x 数据线。
如图存储矩阵,地址线:A1、A0,数据线:F1、F0,存储单元8个,位数(字长)为2,地址(字)4个。
例:
- 下图中的RAM有 8 根地址线:A0-A7,有 8 根数据线:I/O0-I/O7,其容量是 28x8 = 2048 bit
- 一个存储器有8根地址线,每个地址可以存储8个位,那么它的存储单元总共有 28×8 = 2048 b
- 一个存储器有512个地址,每个地址可以存储6个位,那么它的存储单元总共有 512 × 6÷8 = 384 B。
2. 存储速度
静态存储单元>动态存储单元。
RAM>ROM
【 4. 存储容量的扩展 】
1. 位扩展
位 和数据线有关。
适用:每片RAM,ROM字数够用而位数不够时
接法:将各片的地址线、读写线、片选线并联
2. 字扩展
字和地址线有关。
适用:每片RAM,ROM位数够用而字数不够时
3. 例
【 5. 用存储器实现组合逻辑函数 】
若以地址线为输入变量,则数据线即为一组关于地址变量的逻辑函数。