普罗米修斯的博客

A/D转换的步骤取样→保持→量化→编码→输出。【 1. 取样 】1. 取样定理取样定理的理解比如：某信号频率为1 KHZ，其周期为1ms。那么根据取样定理，它的取样频率至少为2 KHZ，其周期最大为0.5ms。即要在该信号的一个周期内，至少对其取样两次。2. 取样信号的还原低通滤波器容许低于截止频率的信号通过， 但高于截止频率的信号不能通过的电子滤波装置。【 2. 取样保持电路 】优化：集成取样- 保持电路【 3. 量化、编码 】...

【 1. 权电阻网络DAC 】

【 1. 电路结构 】【 2. 原理 】【 3. 功能表 】【 4. 构成施密特触发电路 】1. 电路结构2. 原理3. 功能描述【 5. 构成单稳态触发电路 】1. 电路结构2. 原理3. 功能描述4. 性能参数5. 重复触发【 6. 构成多谐振荡电路 】...

【 1. 对称式多谐振荡电路 】1. 原理2. 电压波形3. 振荡频率【 2. 非对称式多谐振荡电路 】1. 原理2. 电压波形【 3. 环形振荡电路 】1. 最简单的环形振荡电路2. 最实用的环形振荡电路【 4. 施密特触发电路构成的多谐振荡电路 】【 5. 石英晶体多谐振荡电路 】...

单稳态电路的特点：【 1. 微分型单稳态触发电路 】1. 原理2. 参数【 2. 积分型单稳态触发电路】1. 原理2. 参数【 3. 应用 】1. 脉冲整形2. 脉冲延时

施密特触发电路输出端的逻辑状态随输入端的逻辑状态而改变，它不具有存储功能。施密特触发电路的特点：【】分析过程：

【 1. 设计步骤 】① 功能描述即将功能表现为逻辑函数或状态转换表的形式② 化简：合并等价状态③ 状态分配：状态编码④ 选定触发器类型，得出电路方程⑤ 画出逻辑图⑥ 检查自启动【 2. 例 】...

【 1. 同步计数器 】同步二进制计数器同步二进制加法计数器原理4位二进制同步加法计数器方程状态转换表（ 利用第16个计数脉冲到达时C端电位的下降沿可作为向高位计数器电路进位的输出信号 ）状态转换图每输入16个脉冲，触发器状态循环一次，并且输出端C产生一个进位信号，故为16进制计数器时序图从时序图中可以看出，若计数输入脉冲的频率为f...

移位寄存器具有存储代码、移位两大功能。.移位功能：寄存器里存储的代码能够在移位脉冲的的作用下依次左移或右移。.移位寄存器应用：寄存代码、串行-并行转换、数值运算、数据处理。【 1. 结构图 】下图与上图有相同的的逻辑功能【 2. 移位原理：传输延迟时间 】【 3. 功能描述 】【 4. 串 - 并行转换 】并行→串行数据110置入移位寄存器...

【 1. 时序逻辑电路 】特点任一时刻的输出不仅取决于该时刻的输入，还与电路原来的状态有关。结构分类同步时序电路存储电路中所有触发器的时钟使用统一的CLK，状态变化发生在同一刻。异步时序电路没有统一的CLK，触发器状态的变化有先有后。Mealy型Y=F（X,Q），与X、Q有关Y=F（X,Q），与X、Q有关 Y=F（X,Q），与X、Q有关Moore型...

【 1. 随机存储器 RAM 】1. 静态随机存储器 SRAM读写控制信号R/W’：=1执行读操作；=0执行写操作片选信号CS’：=1时所有输入输出呈高阻态，禁止操作；=0时正常工作 (CS’相当于总开关)读操作：CS’=0, R/W’=1写操作：CS’=0，R/W’=01024x4位的SRAMSRAM的静态存储单元T1、T2、T3、T4共同构成SR锁存器，...

寄存器（Register）能够寄存一组二值代码：一个触发器能够储存一位二值代码，用N个触发器组成的寄存器能够存储一组N位的二值代码。74LS75由4个D触发器构成，可存储一组4位二值代码。CLK=1期间，Q跟随D改变。74HC175该寄存器具有异步清零功能，当R’D=0时，触发器全部清零；当RD’=1，仅在上升沿，送到数据输入端的数据被存入寄存器，实现送数功能。由于此寄存器...

【 1. 触发器间的转换 】1. JK触发器→D触发器2. JK触发器→T触发器3. D触发器→T’触发器【 2. 几种触发器间的比较 】

【 1. 一般脉冲触发器 】电路结构将边沿触发器的两个电平触发D触发器换成电平触发的SR触发器。工作原理即上升沿：CLK由0→1时，CLK’由1→0，FF1由“锁存”→正常工作，FF2由正常工作→“锁存”Q1由锁存时的不变→可随S、R变化，Q保持不变下降沿：CLK由1→0时，CLK’由0→1，FF1由正常工作→“锁存”，FF2由“锁存”→正常工作Q...

使用目的：提高可靠性，增强抗干扰能力，希望触发器的次态仅取决于CLK的下降沿（或上升沿）到来时的输入信号状态，与在此前、后输入的状态没有关系。【 1. 上升沿触发器 】用两个电平触发D触发器组成的边沿触发器电路结构电路原理即：由两个D电平触发器组成（D电平触发器的输出=其输入）CLK=1时，D电平触发器正常工作，CLK=0时，D电平触发器会锁存其变为0前瞬...

触发器只是在锁存器上增加了一个触发信号输入端。只有当触发信号到来时，触发器才能按照输入的置1、置0信号置换成相应的状态，并保持下去。将这个触发信号称为时钟信号（CLOCK），记作CLK。当系统中的多个触发器需要同时工作时，就可用同一个四种信号作为同步控制信号了。触发器可分为 电平触发、边沿触发、脉冲触发。电路结构特性表 函数式例题拓展...

【 1. 或非门锁存器 】高电平有效工作原理 正常工作的条件S 和 R 的“1”信号同时消失后，即11→00，Q*不定，所以正常工作下，应遵循SR=0的约束条件。特性表Q为初状态。① SR==11时，Q*和Q*'均为0，② SR从11->00后，Q*和Q*'均为不定。 函数式例题【 2. 与非门锁存器 】...

竞争：门电路两个输入信号同时向相反的逻辑电平跳变（一个从1变为0，一个从0变为1）。竞争-冒险：由于竞争而在电路输出端可能产生尖峰脉冲的现象。检查竞争-冒险：消除竞争-冒险：...

【 1. 一位数值比较器】【 2. 多位数值比较器 】原理：必须自高而低地逐位比较，而且只有在高位相等时，才需要比较低位。四位数值比较器 74HC85...

两个二进制数之间的算术运算无论是加、减、乘、除，目前在数字计算机中都是化作若干步加法运算进行的。加法器是构成算术运算器的基本单元。【 1. 1位加法器】半加器若不考虑有来自低位的进位将两个1位二进制数相加，称为半加。实现半加运算的电路称为半加器。逻辑函数：A、B表示两个加数，S是相加的和，CO是向高位的进位。真值表：内部逻辑：全加器在将两个多位二进制数相加...

在数字信号的传输过程中，有时需要从一组输入数据中选出某一个来，这时就要用到一种称为数据选择器（Data Selector）或多路开关（Multiplexer，MUX）的逻辑电路。【 1. 二选一数据选择器 】逻辑函数只有在SEL=1，且A=1时，Y=1真值表内部逻辑【 2. 四选一数据选择器 】逻辑函数真值表内部逻辑【 3. 双四选一数据选择器 74HC...

功能：将每个输入的二进制代码译成对应的输出高、低电平信号或另外一个代码。【 1. 二进制译码器】① 3线-8线译码器真值表内部逻辑缺点用二极管与门阵列做成的译码器高、低电平信号发生偏移且输入电阻低，输出电阻高。74HC138译码器由CMOS门电路组成，弥补了二极管门电路的不足内部逻辑真值表附加控制端S1=1 、S2’+S3’=0时，Gs输出为高电平（ S...

【 1.组合逻辑电路】特点功能：

TTL： 三极管逻辑电路（Transistor-Transistor-Logic）开启电压：硅管NPN、锗管PNP：0.5V~0.7V锗管NPN、硅管PNP：0.2V~0.3V【 1.双极型三极管的开关特性】- 输入特性- 输出特性- 基本开关电路- 开关等效电路- 动态开关特性【 2.TTL反相器的电路结构和工作原理】- 电路结构- 电压传输特性- 输入噪...

【 在此之前你需要知道的】MOS管：绝缘栅型场效应管。【 什么是CMOS ？】当NMOS管和PMOS管成对出现在电路中，且二者在工作中互补，称为CMOS管（意为互补）。电路结构两种模式（拉电流、灌电流）①拉电流高电平输出时，一般是输出端对负载提供电流，其提供电流的数值叫：拉电流如下图所示，输入低电平，经过CMOS反相器，输出为高电平。电流从CMOS流向负载。②灌电流输出...

门电路：实现基本运算、复合运算的单元电路，如：与门、与非门、或门……门电路中以高/低电平表示逻辑状态的1/0正逻辑（默认）： 高电平表示1，低电平表示0。负逻辑： 低电平表示0，高电平表示1。获得高、低电平的基本原理高低电平都有一定的变化范围。二极管门电路...

逻辑函数的最小项之和的一种图形表示。用2^n个小方格分别代表n个变量的所有最小项并将他们排列成矩阵，而且使几何位置相邻的两个最小项在逻辑上也是相邻的。为了保证图中几何位置相邻的最小项在逻辑上也是相邻的，这些数码不能按自然二进制数从小到大地顺序排列，而必须按图中的顺序排列，以确保任意一行或一列相邻或两端的两个最小项仅有一个变量是不同的。图的对称重合的两个最小项也有相邻性。【1. 逻辑函...

1

数字电路中的逻辑代数：二值逻辑，逻辑变量的取值只有0和1。基本逻辑运算：①与Y=A · B =AB②或Y=A+B③非Y=A‘复合逻辑运算：①与非Y=(A·B)’②或非Y=(A+B)‘③与或非Y=(A·B+C·D)‘④异或Y=A⊕B= A · B’ + A’ · B⑤同或Y=A⊙B= A · B +A’ · B’基本公式：常用公式：定理：1...

数制：【原码、反码、补码】对于二进制而言，最高位为符号位（正数为0，负数为1）原码：相对应的二进制数反码：正数的反码为原码。负数的原码为数值位取反（0变成1,1变成0）。补码：正数的补码为原码。负数的补码为其反码+1。补码出现的原因：【进制转换】任意进制转十进制十进制转二进制二进制转十六进制十六进制转二进制八进制转二进制十六进制转十进制【BCD码】【...