【英飞凌学习笔记】TC3XX培训-入门版--时钟系统

系列文章目录

等待后续更新

---

前言

本文为英飞凌官方培训视频TC3XX-入门版的学习笔记，如果对阁下有帮助的话，请点一个小小的赞并留下您的评论吧

---

一、 时钟系统概述

时钟系统是一条由不同的模块组成的链，这些模块允许这个时钟链有不同的功能部件

这些组件包括：
Basic clock generation (Clock Source) 基础时钟生成
Clock speed up-scaling (PLLs) 锁相环
Clock distribution (CCU) 负责时钟分配
Individual clock configuration (Peripherals) 外围设备的单独时钟

时钟模块的主要任务： 时钟生成 时钟倍频 时钟分配

时钟源（Clock Source）：
有几个可用的时钟源，取决于时钟源的配置；这些时钟源要么是整个设备的时钟源，要么是主要或次要的时钟源，要么是专用模块的时钟源。
请注意，系统内部可以并行使用多个时钟源，但每个外围设备的主要功能在任何时候都只与一个时钟源相关。

二、时钟的倍频

• TC3XX支持16-40HZ的外部晶振或陶瓷振荡器，作为MCU的时钟来源

• CPU最大允许频率为300MHz，是外部晶振频率的十倍以上

• 芯片内部有两个PLL锁相环，一个系统PLL，一个外设PLL

• PLL的功能是将较低的外部时钟信号转化为较高的内部时钟信号来最大化的利用芯片性能

• Back UP Clock是内部产生的100MHZ的备用时钟

• 除了纯时钟生成选项，有几个支持功能旨在使控制更容易，更方便

• 一般来说，CPU的运行速度大约比晶体的速度高10倍; 因此，2 相锁相环 （PLL） 是提供用于提高时钟频率。

• PLL的作用是转换低频率外部时钟信号转换成高加快内部时钟的速度，以最大化性能

• .AURIXTM 的 PLL 还具有故障安全功能，可以检测退化外部时钟的逻辑、异常频率等行为、外部时钟的偏差或全部损耗

三、时钟的分配

Fosco—来自晶振的时钟
Fback----备用时钟
Fpll----倍频产生的时钟

• 这些时钟直接或降频以后分配给各个时钟域，这样子提高了灵活性，可以给各个模块独立的配置时钟
• 基于时钟源和时钟倍频来定义不同时钟，因此，他们需要通过系统到单独的外设和CPU来分配
• 基于时钟源和时钟倍频，定义不同的时钟；此外，它们需要分发通过系统到单个外设。 CPU
  启用这些模块以最佳方式操作性能和功耗对于时钟分配；
• 系统被拆分进入几个子时钟域，其中时钟速度可以单独配置（具有由内部接口）时钟分配通过时钟完成控制单元 （CCU），接收时钟由 2 个 PLL、备用时钟和振荡器时钟。这些时钟要么是直接转发或分割以提供子时钟域
• 这种方法增加了时钟多样性，使用户能够配置针对不同模块单独提供时钟

四、时钟系统集成

• AURIXTM TC3xx 结合了不同的时钟块，允许非常灵活的设备时钟生成频率；
• 可以通过编程来提供性能之间的最佳比率
• 功耗锁相环、时钟分配 （CCU）和时钟发生单元 （CCU） 是连接到系统控制单元（SCU）。
• 这样可以监控频率并确保采取适当的安全措施。

---

总结

不更新博客就会想偷懒摆烂