FPGA基础项目训练（一）——————数字时钟（一）

最新推荐文章于 2024-01-10 23:01:49 发布
最新推荐文章于 2024-01-10 23:01:49 发布
阅读量761 收藏 7
点赞数 1
分类专栏： FPGA基础项目篇 文章标签： verilog fpga
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_44784055/article/details/119807457
版权
该博客介绍了如何在FPGA中实现数码管动态显示时间（时、分、秒）的功能，包括时钟控制模块和数码管显示模块的Verilog代码实现。数码管动态显示通过轮询6个数码管进行刷新，而时钟控制模块则负责计时，更新数码管的显示数值。
摘要由CSDN通过智能技术生成

一、功能描述
1.数码管显示时间（时、分、秒）

二、代码部分

顶层代码

module top_clock_key(
		 input  		sys_clk, //50M时钟信号
		 input 			rst_n  ,
		 
		 //按键	
		 input  [3:0]  key	 ,
		 //数码管
		 output [5:0]  sel    ,
		 output [7:0]  seg_led
		 
);

parameter POINT   = 6'b010100;




//wire [23:0]  data		  ;	
wire 			 state_flag;
wire [7:0]   min;
wire [7:0]   sec;
wire [7:0]   hour;
//设置时间
clock u_clock(
		  .sys_clk    (sys_clk   )   ,
          .rst_n   	  (rst_n     )   ,
		  .state_flag (state_flag)   ,
		  
		  .sec  	  (sec       )   ,
		  .min  	  (min       )   ,
		  .hour  	  (hour      )	   	
			
		  //.data		  (data)
);

//数码管动态显示模块
seg_led u_seg_led(
    //input
   .clk          (sys_clk    ),    // 时钟信号
   .rst_n        (rst_n      ),    // 复位信号
   //.num        (data       ),    // 6个数码管要显示的数值
   .point        (POINT      ),    // 小数点具体显示的位置,从高到低,高有效
	
	.sec  	  	  (sec       ),
	.min  	  	  (min       ),
	.hour  	      (hour      ),	   	
   //output
   .sel          (sel        ),    // 数码管位选
   .seg_led      (seg_led    )     // 数码管段选
);


/*
//按键控制
key_control u_key_control(
		  .sys_clk    (sys_clk)  ,
          .rst_n   	  (rst_n)    ,
          
		
		  .key       (key)  	 ,
	      .flag		  (state_flag)
);
*/


endmodule

数码管显示代码

module seg_led(
   //input
   input                       clk   ,        // 时钟信号
   input                      rst_n  ,        // 复位信号
   //input        [23:0]    num      ,        // 6个数码管要显示的数值 
	input   		 [7:0]	  sec    , 	 
	input   		 [7:0]	  min    , 	 
	input   		 [7:0]	  hour   , 	 
   input             [5:0]    point  ,        // 小数点具体显示的位置,从高到低,高有效

   //output
   output  reg  	[5:0]     sel    ,        // 数码管位选
   output  reg  	[7:0]     seg_led         // 数码管段选
);


//parameter define
parameter  WIDTH0 = 50_000;

//reg define
reg    [15:0]             cnt0;           // 1ms计数
reg    [2:0]              cnt;            // 切换显示数码管用
reg    [3:0]              num1;           // 送给要显示的数码管，要亮的灯
reg                       point1;         // 要显示的小数点

//wire define
wire   [3:0]              data0    ;        // 个位数
wire   [3:0]              data1    ;        // 十位数
wire   [3:0]              data2    ;        // 百位数
wire   [3:0]              data3    ;        // 千位数
wire   [3:0]              data4    ;        // 万位数
wire   [3:0]              data5    ;        // 十万位数


//提取显示数值所对应的十进制数的各个位
assign  data0 = sec  % 4'd10;               // 个位数
assign  data1 = sec  / 4'd10;    			  // 十位数
assign  data2 = min  % 4'd10;               // 百位数
assign  data3 = min  / 4'd10;    			  // 千位数
assign  data4 = hour % 4'd10;               // 万位数
assign  data5 = hour / 4'd10;               // 十万位数


//*****************************************************
//**                    main code
//*****************************************************

//计数1ms
always @(posedge clk or negedge rst_n) begin
    if(rst_n == 1'b0)
        cnt0 <= 15'b0;
    else if(cnt0 < WIDTH0)
        cnt0 <= cnt0 + 1'b1;
    else
        cnt0 <= 15'b0;
end

//计数器，用来计数6个状态（因为有6个灯）
always @(posedge clk or negedge rst_n) begin
    if(rst_n == 1'b0)
        cnt <= 3'b0;
    else if(cnt < 3'd6) begin
        if(cnt0 == WIDTH0)
            cnt <= cnt + 1'b1;
        else
            cnt <= cnt;
    end
    else
        cnt <= 3'b0;
end

//6个数码管轮流显示，完成刷新（从右到左）
always @(posedge clk or negedge rst_n) begin
    if(rst_n == 1'b0) begin
        sel     <= 6'b000001;
        num1 <= 4'b0;
    end
    else begin
        case (cnt)
            3'd0:begin
                 sel    <= 6'b111110;
                 num1   <= data0    ;
                 point1 <= point[0] ;
            end
            3'd1:begin
                 sel    <= 6'b111101;
                 num1   <= data1    ;
                 point1 <= point[1] ;
            end
            3'd2:begin
                 sel    <= 6'b111011;
                 num1   <= data2    ;
                 point1 <= point[2] ;
            end
            3'd3:begin
                 sel    <= 6'b110111 ;
                 num1   <= data3    ;
                 point1 <= point[3]  ;
            end
            3'd4:begin
                 sel    <= 6'b101111 ;
                 num1   <= data4     ;
                 point1 <= point[4]  ;
            end
            3'd5:begin
                 sel    <= 6'b011111 ;
                 num1   <= data5     ;
                 point1 <= point[5]  ;
            end
            default: begin
                 sel    <= 6'b000000;
                 num1   <= 4'b0;
                 point1 <= 1'b1;
            end
        endcase
    end
end

//数码管显示数据
always @ (posedge clk or negedge rst_n) begin
    if(rst_n == 1'b0)
        seg_led <= 7'b0;
    else begin
        case(num1)
            4'd0: seg_led <= {~point1,7'b1000000};
            4'd1: seg_led <= {~point1,7'b1111001};
            4'd2: seg_led <= {~point1,7'b0100100};
            4'd3: seg_led <= {~point1,7'b0110000};
            4'd4: seg_led <= {~point1,7'b0011001};
            4'd5: seg_led <= {~point1,7'b0010010};
            4'd6: seg_led <= {~point1,7'b0000010};
            4'd7: seg_led <= {~point1,7'b1111000};
            4'd8: seg_led <= {~point1,7'b0000000};
            4'd9: seg_led <= {~point1,7'b0010000};
            default: seg_led <= {point1,7'b1000000};
        endcase
    end
end
endmodule

时钟控制代码

module clock
(
		 input       		 sys_clk      ,
		 input		 		 rst_n  		  ,
		 input				 state_flag   , //状态控制标志位 
		 
		 
		 //output     [23:0] data
		 output  reg	 [7:0] sec  	  ,
		 output  reg	 [7:0] min  	  ,
		 output  reg	 [7:0] hour  	  	   		 
		 

);


parameter CNT_1S_TIME = 28'd50_000_000;//1秒  计算方式1s/20ns求得计数值

reg [27:0] cnt_1s  ; 
reg 	   flag_1s ; //1秒计时标志位
/*
reg [7:0]  sec	;
reg [7:0]  min	;
reg [7:0]  hour;
*/
wire [23:0]rtc_rime; 

assign rtc_rime = {hour,min,sec};
assign data     = rtc_rime;

//1秒计数		
always@(posedge sys_clk or negedge rst_n)begin 
		if(!rst_n)begin    
			cnt_1s  <= 1'b0; 
			flag_1s <= 1'b0;
		end 
		else if(cnt_1s  < CNT_1S_TIME - 1'b1 )begin 
			cnt_1s  <= cnt_1s + 1'b1;	
		   flag_1s <= 1'b0;	
		end 
		else begin 
			cnt_1s  <=  1'b0;	 
			flag_1s <=  1'b1;
		end 
end 
		
always@(posedge sys_clk or negedge rst_n)begin 
		if(!rst_n)begin 
			sec  <= 8'd55;    //秒初始值       
			min  <= 8'd58;	  //分初始值    
			hour <= 8'd23;	  //时初始值    
		end 
		else if(flag_1s) 
			sec <= sec + 1'b1;		
		else if(sec >= 6'd60)begin  
				sec <= 1'b0;
				min <= min + 1'b1;				
		end	
		else 	if(min >= 6'd60)begin 
			   min  <= 1'b0;
				hour <= hour + 1'b1;
		end
		else if(hour >= 5'd24)
				hour <= 1'b0;
	
end 

endmodule

三、拓展练习
后续补充

Little.Boy
关注
专栏目录
我的FPGA入门学习计划
qulecheng的专栏
09-02 1610
本文是自己初步学习fpga的一个计划，由于这个月才开始接触的fpga所以可能有认识不足的地方 还请各位大侠指点 1,写在前面的话 为啥想学fpga？ 其实上大学的时候就看到一些人在学习cpld,参加比赛，出cpld的开发板和书籍 当时对它的认识不以为然总觉得单片机和arm才是王道 （那个时候刚开始流行ARM7 毕业后也一直使用单片机和M3在做开发 没有涉及到大的和高速的系统 所
练习一年半，菜鸟fpga工程师入职后的第一个小项目——伺服电机驱动脉冲采样计数
weixin_41895751的博客
08-04 1541
自学fpga，练习一年半，终于从一名车间操作工转行到fpga工程师。入职后领导鉴于我的技术水平（毕竟练习时长不到两年半），所以安排了他口中的小任务——电机信号采样并输出电机转速，任务不难，但还是慌了，下面是我的项目历程。 一、任务分析。 电机的驱动脉冲是一对频率相同的周期性方波，这对周期性方波在相位上相差90度，根据A、B的相位情况判断转动方向，项目使用的电机速率是4000个脉冲一转。现在要输出当前电机的转速、方向，只需对A、B信号采样计数即可。 这样一个小项目，本来没啥可说的，只是一点涉及到抖.
FPGA练习（带笔记）
weixin_55707373的博客
11-17 1212
目录板子型号：明德扬点拨开发板，芯片型号EP4CE6E22C8N1.点灯2.与或非2.1.TestBench例化模块2.2.modelsim波形3.嵌套3.1.TestBench例化模块3.2.modelsim波形4.三八译码器4.1.TestBench例化模块5.LED闪烁5.1.TestBench例化模块5.2.modelsim波形 板子型号：明德扬点拨开发板，芯片型号EP4CE6E22C8N 1.点灯 module led( output wire led0, output wire led1,
FPGA入门实验
m0_58790779的博客
07-13 2100
一、FPGA 实验 项目创建、编译和下载 学生实验 • 仿照本实验，请完成以下任务 – 用1个拨码开关控制所有的LED灯亮灭 二、FPGA 实验 译码器组合逻辑 • 1、放置2个2-4译码器模块，则总共有2组SW， 每组2个，2组LED，每组4个，每组SW分别控 制其对应的LED组。 • 2、参照代码，设计一个3-8译码器，完成类似 的拨码开关实验。注意代码中的信号宽度设定。 • 3、自行查阅手册中的7段译码器管脚对应关系， 用4个拨码开关控制一个...
FPGA实战训练
ciscomonkey的博客
05-26 1242
文章目录AD9910高速DDS集成芯片 Verilog 22个长度不同的寄存器SPI控制--手册阅读篇[AD9910高速集成DDS芯片 Verilog篇-串行模式篇-22个寄存器SPI通信周期控制](https://blog.csdn.net/ciscomonkey/article/details/106073897) AD9910高速DDS集成芯片 Verilog 22个长度不同的寄存器SPI控制–手册阅读篇 (https://blog.csdn.net/ciscomonkey/article/detai
FPGA开发入门
badman250的专栏
06-14 1733
关于FPGA 具体概念不展开，本章主要是偏实践。 相比GPU FPGA（现场可编程逻辑阵列），是可反复编程的数字电路。ASIC是专用集成电路，一旦设定完成就无法更改功能和性能。FPGA适用于小批量、定制化、实时性要求高的应用。 峰值性能：FPGA<GPU 灵活性：FPGA>>GPU 功耗：GPU>>FPGA 开发流程 FPGA的开发流程总体按照下图进行。 设计输入 创建工程，添加设计源文件，如原理图等 设计综合 约束输入 指定时序.
FPGA实战演练逻辑篇——时钟
08-04
FPGA实战演练逻辑篇——时钟 以下是对FPGA实战演练逻辑篇——时钟的知识点总结： 一、时钟模型 时钟模型是指一个占空比为50%且周期固定的方波，Tclk为一个时钟周期，T1为高脉冲宽度，T2为低脉冲宽度，Tclk = T1 +...
第一个FPGA程序——100MHz时钟分频 (1) fpga开发.pdf
04-22
本资源摘要信息涵盖了FPGA开发的基础知识，从时钟分频到Verilog编程语言，涵盖了FPGA开发的基本概念和技术。 FPGA开发基础 FPGA（Field-Programmable Gate Array，现场可编程门阵列）是一种可编程的集成电路，能...
FPGA课程设计——数字电子时钟VERILOG（闹钟，校时可校时，可设闹钟，闹钟开关，led指示）
05-20
FPGA课程设计——数字电子时钟VERILOG（基于正点原子新起点开发板，支持8位或6位共阳极数码管显示时分秒毫秒，可校时，可设闹钟，闹钟开关，led指示） 本文是用verilog语言来描述一个基于FPGA的多功能数字电子时钟的...
关于fpga的一个小项目
01-02
关于fpga的一个小项目，主要是在学习数电实验中做到的一些细节上面的东西，是实验三的全过程与总结，希望老铁们点赞！！！！
FPGA入门基础与项目实践，拿下FPGA，轻松简单！.pdf
06-14
FPGA入门基础与项目实践，拿下FPGA，轻松简单！
基于FPGA的跨时钟域信号处理——亚稳态
08-12
基于FPGA的跨时钟域信号处理是数字电路设计中的一大挑战，尤其涉及亚稳态问题。在多时钟域系统中，不同时钟域之间信号的传递很难保证总是满足时序要求，这就需要我们深入理解亚稳态以及如何应对这一问题。 首先，亚...
FPGA代码练习
weixin_49780322的博客
12-08 1778
01、8位加法器 功能代码 module adder_8 ( cout,sum,a,b,cin ); input [7:0] a,b; input cin; output cout; output [7:0] sum; assign {cout,sum} = a + b + cin; endmodule 2、8位计数器 功能代码 module counter(out,clk,enable,rst); output[7:0] out; input clk, rst, enable; reg[
FPGA入门实验一: 项目创建、编译和下载
浅陌风型
11-24 1261
1.选择New Project Wizard 新建一个工程，工程名称和顶层文件名称相同，如下图 2.选择芯片型号 Cyclone III 下484个引脚的EP3C16F484C，然后直接点击Finish完成创建即可。 3.为工程添加.BDF文件，取名和工程文件相同 4.在BDF文件的空白处双击，在出来Symbol 框中输入input、output，并添加input、outpu
FPGA项目集合汇总
m0_64956304的博客
01-10 360
练习1是实现1-0转换状态机器，练习2是实现输入输出计数器的实现，练习3是与门的实现。练习4是当时钟每经历10次高电平，则翻转电平。
FPGA基础入门
qq_42602394的博客
02-12 2281
文章目录FPGA实验LAB1——项目创建、编译和下载要求BDF文件引脚图实验结果LAB2——FPGA译码器组合逻辑要求—1BDF文件引脚图（Pins）实验结果要求—2代码BDF文件引脚图（Pins）实验结果要求—3代码BDF文件引脚图（Pins）实验结果LAB3——计数器波形仿真和signalTap要求—1代码BDF文件RTL仿真图SignalTap验证常见错误要求——2代码BDF文件RTL仿真图...
FPGA verilog基本外设练习（三）
小虎哥的博客
10-24 471
FPGA verilog基本外设练习（三） RAM IP核的使用 、SignalTap 使用流程 在做工程项目时候，难免需要存储很多数据，那么RAM, ROM就是我们需要用到的,这是一个对RAM和ROM比较详细的介绍，比较懒，直接给出链接https://www.cnblogs.com/uiojhi/p/9469307.html。今天主要介绍一下RAM ip核的配置。具体过程在之前的博客已经给出非常详细的步骤，这里直接生成单端口RAM。我发现自己对SignalTap使用不熟练，有很多步骤不知道先后顺序，所以这
FPGA verilog基本外设练习（二）
小虎哥的博客
11-05 331
FPGA verilog基本外设练习（二） 前面一节（）讲述了PLL锁相环分频以及倍频的具体配置流程，那么在我们的工程项目中，有时考虑到设计方案，比如要更节约资源，减少面积的使用，需要我们自己做一个分频器，那也不在话下！（注意如果需要倍频就只能用PLL了） ...
毕业设计论文Nodejs+Vue宠物店管理系统.docx
最新发布
10-16
毕业设计论文
FPGA项目实战：从理论到实践——三人表决器到数字时钟
教程通过四个具体的工程项目——三人表决器、数字时钟、多终端点歌系统、数字示波器，引导读者逐步学习FPGA设计。不同于传统的教学方式，此教程将外设功能融入实际项目，让学习者能即学即用，提升解决实际问题的能力...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

Little.Boy

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值