1fifo可以保持数据的合理性(frist in first out )
先进先出型存储器, 没有地址,只能顺序存取。FIFO的基本应用场景?fpga内部有一个16位的计数器,以50mhz的频率计数,此时,我们希望随机截取计数器连续256个计数周期的值发到电脑上进行分析处理。用串口发送到电脑上,(数据产生速率大于数据消费速率)此时需要使用存储器先将这256个数据存储起来,再由串口慢慢发送到电脑上,
对于fifo来说,写入的数据是16位,读出的数据可能是16位或者8位,
任意脉冲信号发生器:由电脑通过串口发送256个14位的数据到FPGA,FPGA再把这256个数据,以50MHZ的输出速率送给DAC,产生脉冲信号。需要FPGA将256个数据完全接收到并且存储后,再一次性送给DAC输出。
串口接收的clk = 50MHZ
DAC输出的clk = 125mhz
写入的数据可能会是8位或者16位,读出的数据是16位。full信号用于针对fifo写满了的情况