(1)VC LP 的运行方法
@vc_static_shell -use_ipv6 -full64 -mode64 //需要加上-use_ipv6否则会报错,显示无法连接,
(2)VC LP导入库,设计文件,upf文件
vc_static_shell>set search_path "." //设置导入所有路径的文件,中间空格隔开
vc_static_shell>set link_library "my_lib.db" //导入需要的库,这个库的内容是需要把握的
vc_static_shell>read_file -format verilog -top top -netlist "design.v"//读取设计的文件,这里文件的路径放入“”里面,然后是写成一行的,当有多个设计文件的时候,写在一个“”里面,中间用空格隔开就可以了,如果没有网表的话使用其他选项
vc_static_shell>read_upf "temp.upf"//读取upf文件
vc_static_shell>check_upf//检查upf文件
vc_static_shell>check_design//检查设计文件
vc_static_shell>check_pg//检查验证设计中的电源和接地连接与UPF一致
vc_static_shell>report_lp -verbose -file report_lp.txt//生成报告
vc_static_shell>quit//退出
(3)思考
如何不使用这种命令模式,而是在脚本中一下子去运行。
(4)VC LP的三个阶段对于shell不同使用
(1)Design/UPF creation: The UPF is being created and the design does not
yet contain inserted low power objects such as level_shifters or isolation gates.
(2)Post-synthesis(DC后): The design contains inserted low power objects,
but connection of all the power and ground nets has not yet beenperformed.
(3)Post-route(后端后):The design contains all low power objects and power/
ground connections.