初学FPGA使用QuartusⅡ在ModelSim ALTERA仿真观察输出逻辑波形

最新推荐文章于 2024-04-10 21:48:43 发布
最新推荐文章于 2024-04-10 21:48:43 发布
阅读量2.9k 收藏 23
点赞数 3
分类专栏： FPGA
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_44994922/article/details/107810406
版权
本文面向FPGA初学者，详细介绍了如何在QuartusⅡ中设置仿真文件，并在ModelSim ALTERA进行操作以观察逻辑波形。通过遵循步骤，学习如何进行仿真，包括设置仿真环境、编译测试 bench、运行RTL Simulation以及分析波形频率。
摘要由CSDN通过智能技术生成

引言

这篇文章主要是为帮助初学者如何使用仿真而专门写的，如果有已经学会的朋友可以不用浪费时间再看，当然，忘记了某个步骤还是可以来查看下。如果是想单纯的想知道如何实现仿真，那建议中转到这一文章【FPGA学习笔记】FPGA的仿真流程以及Modelsim的使用
以下内容是基于小梅哥的公开课DDS教程而写，如有兴趣，可去看看。

在QuartusⅡ的操作

在QuartusⅡ中，我们要写好仿真文件并保存下来。如果不会写仿真文件可参考这参考这一文章

最低0.47元/天 解锁文章
月为心
关注
专栏目录
FPGA 学习笔记：Vivado simulation 仿真波形二进制显示
坚韧与专注
08-27 7032
FPGA 学习笔记：vivado 仿真 二进制显示
Quartus实现D触发器及时序仿真
m0_46145395的博客
04-06 2753
目录一、D触发器的简介二、 Quartus-II设计D触发器并验证三、Quartus-II调用D触发器并验证四、Quartus-II中用Verilog语言设计D触发器并验证 一、D触发器的简介 D触发器是一个具有记忆功能的，具有两个稳定状态的信息存储器件，是构成多种时序电路的最基本逻辑单元，也是数字逻辑电路中一种重要的单元电路。 因此，D触发器在数字系统和计算机中有着广泛的应用。触发器具有两个稳定状态，即"0"和"1"，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态。 D触发器有集成触发器
quartusⅡ9.1波形仿真
yuanzhiqj的博客
07-02 4359
1.首先需要先编译成功 2.新建VMF文件 创建成功后如下： 3.添加输入端口和输出端口 双击虚线框 点击Node Finder 完成后： 点击两次OK后即可： 这时候可以选择输入端口进行输入波形的选择（左侧栏），例如时钟信号，全0或全1信号，随机信号等等。 4.进行仿真 选择process->simulator tool 成功观察波形即可。 ...
Verilog：Quartus II13.1中实现DDS并使用SignalTap II Log Analyzer观察波形
Jason的博客
11-10 3590
环境：Quartus ii13.1 开发板：EP3416Q240C8 任务：在
Quartus II 9.0 (32-Bit)中自带仿真工具进行波形仿真（解决输出波形没变化）
最新发布
m0_65094685的博客
04-10 1230
首先自行设置输入波形长什么样子（即input的波形自己定义）勾选上这个选项，然后在进行仿真就可以了！
FPGA图案--数字表示(代码+波形)
weixin_33730836的博客
09-21 328
在数字逻辑系统，仅仅存在高低。所以用它只代表一个整数数字。并且有3代表性的种类。这是：原码表示(符号加绝对值值)、反码表示(加-minus标志)而补码(符号加补)。这三个在FPGA中都有着广泛的应用。以下分别讨论。 1、原码表示法 原码表示法是机器数的一种简单的表示法。採用符号位级联绝对值的方法表示数字。其最高位为符号位，用0表示正数，1表示负数；其余部分为绝对数值部分。原码一般用二进...
基于cyclone FPGA设计的DDS任意波形发生器quartus工程源码+MODELSIM仿真+文档资料.zip
03-13
- "说明.txt"提供了项目的基本信息和使用指南，包括如何导入Quartus工程、如何运行ModelSim仿真以及如何解读仿真结果等。 8. **ModelSim SE 6.2仿真工程**： - 这是一个预配置好的ModelSim工程，用户可以直接打开...
ModelSim+Synplify+Quartus的Altera FPGA的仿真实现
10-23
在Altera FPGA设计流程中，ModelSim、Synplify和Quartus是三个关键的开发工具，用于实现从逻辑设计到硬件实现的完整过程。以下是对这些工具在具体操作中的详细解释： 1、**前仿真 (Pre-Simulation)**：在这个阶段，...
Quartus-II.rar_FPGA altera quartus_quartus_quartus ii教程
09-23
Quartus II是由Altera公司推出的综合型FPGA（Field-Programmable Gate Array）设计软件，它提供了从设计输入、逻辑综合、时序分析到编程下载的全套解决方案。本教程针对初学者，旨在帮助他们掌握Quartus II的设计...
FPGA仿真输出波形问题
bingbang0703的博客
10-07 721
选择所要查看的数值，右击选择waveform styledigital：数值显示analog：波形显示analog settings：波形设置（一般不去修改，除非你有固定的波形参数需要）
quartus怎么仿真波形_ModelSim 仿真实例入门之（三）时序仿真
weixin_34882814的博客
01-24 7218
时序仿真就要比前面的功能仿真步骤上要多，我们以QuartusII的 12.0SP2 版本和 Cyclone IV 的 EP4CE6F17C8器件 为例，讲解时序仿真的方法和步骤。时序仿真需要的文件包括如下：1)综合后生成的网表文件“ * .vo ”(如果在 Setting 里面设置里输出语言为 VHDL 的话，则生成的网表文件为“ * .vho”)2)综合后生成的具有时序...
Quartus波形仿真教程
XuYuren
11-19 3万+
下面我以一个模为60的BCD码加法计数器为例来讲解此教程。 先贴上代码： module bcd60counter(clk,switch,count); input clk,switch; output[7:0]count; reg[7:0]count=8'b0; always@(posedge clk) begin if(switch) begin count=count+8...
quartus使用教程：波形仿真
weixin_44337883的博客
10-27 5万+
在进行仿真时我们首先应该确定自己的仿真软件是否配置好了，如果仿真软件没有配置好，那么是没办法仿真的。仿真软件有Modelsim modelsim-Altera等。 在quartus中配置仿真软件： 将下载的仿真软件路径添加到location of executable中即可。 在设计FPGA时，要求我们有仿真的波形图，所以我们需要进行波形仿真，下面就介绍一下波形仿真如何进行。 第一步：在工程下建立.vwf文件并完成波形设计 file ->new 选择vwf ...
Quartus II 13.0波形仿真
热门推荐
无人赴约
03-14 8万+
之前一直找不到关于Quartus II 13.0的波形仿真，然后百度的都是说quartus ii 9.0之后的版本就没有这个功能了，只能再下一个modelsim之类的仿真软件进行波形仿真。但是后来偶然看到了chaichai-icon大佬的Quartus II 13.0sp1 (64-bit)使用教程，发现不需要另下其他的软件也能够完成仿真。 于是我又查阅了一些网络上的资料，基本说法是Quartus...
用quartus和modelsim联合仿真时为什么看不到波形？
qq_43209593的博客
12-29 8775
大多数情况下，都是因为.vt文件也就是测试文件出错，而且很多时候是语法错误。但是很多人在遇到这个问题时，往往找不到去哪看语法错误。 因为modelsim默认不显示语法错误。很多时候，就是这样一些小问题，会大大延缓开发进度。比如现在这个问题，很多人会去view->message view这个选项，但是这个窗口并不显示语法错误。 真正有效的是view->transcript这个选项，选中后...
Quartus正弦波发生器VHDL代码仿真
xiakunpei123的博客
12-25 1364
代码功能： 正弦波发生器 使用quartus设计，VHDL语言设计正弦波发生器 内部存储正弦波的ROM表，通过仿真波形可以观察到正弦波
FPGA学习 -通过波形图来看阻塞赋值和非阻塞赋值的区别
weixin_58634335的博客
12-05 1955
本文章采用阻塞赋值和非阻塞赋值对比的方式来讨论二者的区别，利用简单的例程+波形图直观查看细小差别。 1.模块文件： module block_nonblock(clk50M,rst_n,a,b,c,out); input clk50M; input rst_n; input a; //实现a+b+c=out，拆分成两部。一步是定义d且d=a+b，另一布是out=c+d input b; input c; output reg [1:0]out; //out
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值