quartus怎么仿真波形_ModelSim 仿真实例入门之（三）时序仿真

       时序仿真就要比前面的功能仿真步骤上要多，我们以QuartusII的 12.0SP2 版本和 Cyclone IV 的 EP4CE6F17C8器件 为例，讲解时序仿真的方法和步骤。

时序仿真需要的文件包括如下：

 1)综合后生成的网表文件“ * .vo ”(如果在 Setting 里面设置里输出语言为 VHDL 的话，则生成的网表文件为“ * .vho”)

2)综合后生成的具有时序延时信息的文件“ * .sdo ” (VHDL 语言亦为此)

3)Test Bench 测试文件

4)Altera 的元器件库

       具体流程为先在 Quartus II 中生成网表文件和时延文件，然后调用ModelSim 进行仿真，详细步骤如下：

01

打开 Quartus II 软件，新建工程和Verilog文件 counter8.v，还是以counter8.v 为例，添加该文件到工程中。

然后，选择“Settings”→“EDA Tool Settings”，左栏的“Simulation”,设置情况如图 1 所示。

• “Tool name”选择 ModelSim-Altera

• “Format for output netlist”选择VHDL 或 Verilog，“output directory”是选择输出的网表文件和延时信息文件的存放路径，一般选择默认即可，在编译成功后，会在 Quartus II 的工程文件夹下面生成一个 simulation/modelsim 的文件夹，里面存后面要用到的.