EDA设计：7人表决器

最新推荐文章于 2024-09-16 18:59:39 发布
最新推荐文章于 2024-09-16 18:59:39 发布
阅读量2.5k 收藏 20
点赞数 2
分类专栏： EDA设计 文章标签： fpga开发 经验分享
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_45171542/article/details/133559999
版权

文章目录

前言

  本次主要介绍一下关于EDA的实验：7人表决器。

一、设计内容及原理

  （1）基础任务：选择7人的表决器，每个人用一位表示，1 表示同意，0 表示不同意，超过半数表示通过，由一位发光二极管显示输出，通过用 1 表示，发光二极管亮，不通过用0表示，发光二极管灭。
  （2）提高任务：在基础任务的基础上，位数（人数）与所选基础任务一致，同时再显示出哪一个人通过，哪一个人不通过，用相应的拨码开关输入端上面的用发光二极管显示每个人的情况。
  （3）拓展任务：在基础任务和提高任务的基础上，位数（人数）与所选基础任务一致，当一位发光二极管显示输出通过与否时，同时由数码管显示输出通过的人数。

二、设计过程（及设计步骤）

2.1 基础任务

（1）源程序：

module biaojueqi(swi,led);   //声明模块名，端口信号
        input[6:0] swi;
        output reg led ;
        reg [3:0] sum;
        always@(swi)  
        begin
              sum=4'b0000;  //sum初值为0
              if (swi[0]==1)  //检测每个开关是否为高电平，并累加
                      sum=sum+1;
              if (swi[1]==1)
                      sum=sum+1;
              if (swi[2]==1)
                      sum=sum+1;
              if (swi[3]==1)
                      sum=sum+1;
              if (swi[4]==1)
                      sum=sum+1;
              if (swi[5]==1)
                      sum=sum+1;
              if (swi[6]==1)
                      sum=sum+1;
        end
        always@(sum)  
        begin          //sum大于3，即7个人中有4个人同意时，led输出高电平
              if (sum>4'b0011)   
                    led=1;
              else
                   led=0;
        end   
endmodule

（2）仿真程序：

module sim_biaojueqi(        
    );
    reg[6:0]swi;         //7位的寄存器
    wire led ;
    biaojueqi u1(       //实例化7人表决源文件对象
    .swi(swi),
    .led(led)
    );
    initial begin 
               swi=7'b0000000;   //初始值为0
    end   
    always #10  {swi}=swi+1'b1;  //每隔10ns，对swi进行加1
endmodule

（3）约束程序：

set_property -dict {PACKAGE_PIN R1 IOSTANDARD LVCMOS33} [get_ports {swi[0]}]
set_property -dict {PACKAGE_PIN N4 IOSTANDARD LVCMOS33} [get_ports {swi[1]}]
set_property -dict {PACKAGE_PIN M4 IOSTANDARD LVCMOS33} [get_ports {swi[2]}]
set_property -dict {PACKAGE_PIN R2  IOSTANDARD LVCMOS33} [get_ports {swi[3]}]
set_property -dict {PACKAGE_PIN P2  IOSTANDARD LVCMOS33} [get_ports {swi[4]}]
set_property -dict {PACKAGE_PIN P3  IOSTANDARD LVCMOS33} [get_ports {swi[5]}]
set_property -dict {PACKAGE_PIN P4  IOSTANDARD LVCMOS33} [get_ports {swi[6]}]
set_property -dict {PACKAGE_PIN K2 IOSTANDARD LVCMOS33} [get_ports led]

2.2 提高任务

（1）源程序：

module biaojueqi(swi,led,led1);  //声明模块名，端口信号
        input[6:0] swi;
        output reg [6:0] led;  //6位led显示哪一个人同意
        output reg led1;   //led1显示是否该事件通过
        reg [3:0] sum;
        always@(swi)  
        begin
              led=swi;     //确保led输出和swi一致
              sum=4'b0000; //sum初值为0
              if (swi[0]==1) //检测每个开关是否为高电平，并总计
                      sum=sum+1;
              if (swi[1]==1)
                      sum=sum+1;
              if (swi[2]==1)
                      sum=sum+1;
              if (swi[3]==1)
                      sum=sum+1;
              if (swi[4]==1)
                      sum=sum+1;
              if (swi[5]==1)
                      sum=sum+1;
              if (swi[6]==1)
                      sum=sum+1;
        end
        always@(sum)
        begin      //sum大于3，即7个人中有4个人同意时，led输出高电平
              if (sum>4'b0011)
                    led1=1;
              else
                   led1=0;
        end   
endmodule

（2）仿真程序：

module sim_biaojueqi1(        
    );
    reg[6:0]swi;   //7位的寄存器
    wire led1;
    wire [6:0] led;
    biaojueqi u1(        //实例化7人表决源文件对象
    .swi(swi),
    .led1(led1),
    .led(led)
    );
    initial begin 
               swi=7'b0000000;     //初始值为0
    end   
    always #10  {swi}=swi+1'b1;   //每隔10ns，对swi进行加1
endmodule

（3）约束程序：

set_property -dict {PACKAGE_PIN R1 IOSTANDARD LVCMOS33} [get_ports {swi[0]}]
set_property -dict {PACKAGE_PIN N4 IOSTANDARD LVCMOS33} [get_ports {swi[1]}]
set_property -dict {PACKAGE_PIN M4 IOSTANDARD LVCMOS33} [get_ports {swi[2]}]
set_property -dict {PACKAGE_PIN R2  IOSTANDARD LVCMOS33} [get_ports {swi[3]}]
set_property -dict {PACKAGE_PIN P2  IOSTANDARD LVCMOS33} [get_ports {swi[4]}]
set_property -dict {PACKAGE_PIN P3  IOSTANDARD LVCMOS33} [get_ports {swi[5]}]
set_property -dict {PACKAGE_PIN P4  IOSTANDARD LVCMOS33} [get_ports {swi[6]}]
set_property -dict {PACKAGE_PIN K1 IOSTANDARD LVCMOS33} [get_ports led1]
set_property -dict {PACKAGE_PIN K2 IOSTANDARD LVCMOS33} [get_ports {led[0]}]
set_property -dict {PACKAGE_PIN J2 IOSTANDARD LVCMOS33} [get_ports {led[1]}]
set_property -dict {PACKAGE_PIN J3 IOSTANDARD LVCMOS33} [get_ports {led[2]}]
set_property -dict {PACKAGE_PIN H4 IOSTANDARD LVCMOS33} [get_ports {led[3]}]
set_property -dict {PACKAGE_PIN J4 IOSTANDARD LVCMOS33} [get_ports {led[4]}]
set_property -dict {PACKAGE_PIN G3 IOSTANDARD LVCMOS33} [get_ports {led[5]}]
set_property -dict {PACKAGE_PIN G4 IOSTANDARD LVCMOS33} [get_ports {led[6]}]

2.3 拓展任务

（1）源程序：

module biaojueqi(swi,led,led1,wei,b);  //声明模块名，端口信号
        input[6:0] swi;
        output reg [6:0] led; //6位led显示哪一个人同意
        output reg led1;   //led1显示是否该事件通过
        reg [3:0] sum;
        output reg wei;       //数码管的位选
        output reg [7:0] b;  //数码管的段码
        always@(swi)  
        begin
              led=swi;     //确保led输出和swi一致
              sum=4'b0000; //sum初值为0
              if (swi[0]==1) //检测每个开关是否为高电平，并总计
                      sum=sum+1;
              if (swi[1]==1)
                      sum=sum+1;
              if (swi[2]==1)
                      sum=sum+1;
              if (swi[3]==1)
                      sum=sum+1;
              if (swi[4]==1)
                      sum=sum+1;
              if (swi[5]==1)
                      sum=sum+1;
              if (swi[6]==1)
                      sum=sum+1;
        end
        always@(sum)
        begin      //sum大于3，即7个人中有4个人同意时，led输出高电平
              if (sum>4'b0011)
                    led1=1;
              else
                   led1=0;
        end   
        always @(sum)
        begin
        wei= 1'b1;    //打开数码管的位选
                 case(sum)    //sum的大小代表同意人数，用数码管显示
                      0:b=8'b11111100;
                      1:b=8'b01100000;
                      2:b=8'b11011010;
                      3:b=8'b11110010;
                      4:b=8'b01100110;
                      5:b=8'b10110110;
                      6:b=8'b10111110;
                      7:b=8'b11100000;
                endcase
          end
endmodule

（2）仿真程序：

module sim_biaojueqi(        
    );
    reg[6:0]swi;  //7位的寄存器
    wire led1;
    wire [6:0] led;
    wire [7:0] b;
    biaojueqi u1(     //实例化7人表决源文件对象
    .swi(swi),
    .led1(led1),
    .b(b),
    .led(led)
    );
    initial begin 
               swi=7'b0000000;    //初始值为0
    end   
    always #10  {swi}=swi+1'b1;    //每隔10ns，对swi进行加1
endmodule

（3）约束程序：

set_property -dict {PACKAGE_PIN R1 IOSTANDARD LVCMOS33} [get_ports {swi[0]}]
set_property -dict {PACKAGE_PIN N4 IOSTANDARD LVCMOS33} [get_ports {swi[1]}]
set_property -dict {PACKAGE_PIN M4 IOSTANDARD LVCMOS33} [get_ports {swi[2]}]
set_property -dict {PACKAGE_PIN R2  IOSTANDARD LVCMOS33} [get_ports {swi[3]}]
set_property -dict {PACKAGE_PIN P2  IOSTANDARD LVCMOS33} [get_ports {swi[4]}]
set_property -dict {PACKAGE_PIN P3  IOSTANDARD LVCMOS33} [get_ports {swi[5]}]
set_property -dict {PACKAGE_PIN P4  IOSTANDARD LVCMOS33} [get_ports {swi[6]}]
set_property -dict {PACKAGE_PIN K1 IOSTANDARD LVCMOS33} [get_ports led1]
set_property -dict {PACKAGE_PIN K2 IOSTANDARD LVCMOS33} [get_ports {led[0]}]
set_property -dict {PACKAGE_PIN J2 IOSTANDARD LVCMOS33} [get_ports {led[1]}]
set_property -dict {PACKAGE_PIN J3 IOSTANDARD LVCMOS33} [get_ports {led[2]}]
set_property -dict {PACKAGE_PIN H4 IOSTANDARD LVCMOS33} [get_ports {led[3]}]
set_property -dict {PACKAGE_PIN J4 IOSTANDARD LVCMOS33} [get_ports {led[4]}]
set_property -dict {PACKAGE_PIN G3 IOSTANDARD LVCMOS33} [get_ports {led[5]}]
set_property -dict {PACKAGE_PIN G4 IOSTANDARD LVCMOS33} [get_ports {led[6]}]
set_property -dict {PACKAGE_PIN G2 IOSTANDARD LVCMOS33} [get_ports wei] 
set_property -dict {PACKAGE_PIN B4 IOSTANDARD LVCMOS33} [get_ports {b[7]}]  
set_property -dict {PACKAGE_PIN A4 IOSTANDARD LVCMOS33} [get_ports {b[6]}]  
set_property -dict {PACKAGE_PIN A3 IOSTANDARD LVCMOS33} [get_ports {b[5]}]
set_property -dict {PACKAGE_PIN B1 IOSTANDARD LVCMOS33} [get_ports {b[4]}]
set_property -dict {PACKAGE_PIN A1 IOSTANDARD LVCMOS33} [get_ports {b[3]}]
set_property -dict {PACKAGE_PIN B3 IOSTANDARD LVCMOS33} [get_ports {b[2]}]
set_property -dict {PACKAGE_PIN B2 IOSTANDARD LVCMOS33} [get_ports {b[1]}]
set_property -dict {PACKAGE_PIN D5 IOSTANDARD LVCMOS33} [get_ports {b[0]}]

三、仿真结果

3.1  基础任务

在这里插入图片描述  结果分析：swi[6:0]代表7位表决的人数，同意为1，不同意为0，led代表最终表决结果，通过用1表示，反之0表示。通过观察，和预期结果相符。

3.2 提高任务

在这里插入图片描述
  结果分析：swi[n]代表每位表决人的结果，同意则led[n]=1，反之led[n]=0（n为0-6），用另外的一个led1代表最终结果，1位同意，0为不同意。通过观察，和预期结果相符。

3.3  拓展任务

在这里插入图片描述
  结果分析：swi[n]代表每位表决人的结果，同意则led[n]=1，反之led[n]=0（n为0-6），同时把n用共阴极数码管对应的8位二进制表示出来，最后用另外的一个led1代表最终结果，1位同意，0为不同意。通过观察，和预期结果相符。

四、 硬件验证

  下图是均为7人表决器实物仿真中的一个过程，和预期结果相符。

4.1 基础任务

在这里插入图片描述

4.2 提高任务

在这里插入图片描述

4.3 拓展任务

在这里插入图片描述

五、 问题解决

  1.问题：最开始编写7人表决器源代码时，我的方法是：列真值表，用与非门表示结果。但是用这种方法会到导致人数较多时，式子特别复杂，并不适用较多人数。
  解决办法：我使用了7个if语句，对7个开关的高低电平依次验证，然后用sum累加开关高电平的个数，最后在用一个if语句，只用sum>3,输出的led即为高电平。
  2.问题：编写的约束文件总是显示到某一行有错误。
解决办法：编写的约束文件时我犯过几个错误，主要有三个地方需要注意：（1）约束文件的注释符和源文件不一样，应该用##，而不是//。（2）引脚间要注意有空格。（3）端口信号是一位时，不需要用{}。例如[get_ports {led}]是错误的，应该写成[get_ports led]。
  3.问题：程序最开始检测每个开关是否为高电平时，我用了采用if-else if结构，硬件仿真时也没有显示错误，但是就是和预期不符。
  解决办法：采用if-else if结构会形成锁存器，当if中的条件不满足时执行else if语句，当if中的条件满足时则执行if中的语句，执行之后退出if-else if结构，不再执行下边的语句。采用if-if-else语句可避免这类问题。
  4.问题：源文件定义位选为高电平（wei= 1’b1）时，报错。
解决办法：开始wei= 1’b1我写在了always之外，用的是assign wei= 1’b1，而我定义的是reg，因此显示错误。
  5.问题：做提高任务输出对应的led时，开始我是在每一个if语句下面都加了一个led[n]=1（n为对应的开关），但是出来的结果是：7个led一直是亮的。
  解决办法：因为开始只是设置开关对应的led的高电平（亮），没有设置对应的低电平（灭），后来我只是在前面程序加了一个led[n]=swi[n]，就可以完美的控制led的亮灭。

六、 心得体会

  除了第一个按图索骥的流水灯实验，这是我第一个自己编程源程序、仿真程序、约束程序的实验。在试验时，遇到了很多的麻烦，但是都顺利的解决了。在本次实验中收获了很多，主要有一下几点体会：
  最开始编程表决器时，从书中查阅到的程序是用简单的与或非门表示输出结果。当然了，本来我也是这麽做的一个7人表决器，但是用与或非门写出的表达式结果太长了，不适用较多人数。后来我想着将7个开关一个一个的验证，所以使用了7个if语句，对7个开关的高低电平验证，然后用sum累加开关高电平的个数，最后在用一个if语句，只用sum>3,输出的led即为1。
  然后在引用数码管表示同意的人数时，我并不会使用这个数码管，不明白其显示原理。查阅了很多资料，才知道，数码管分段选和位选，将需要使用的位选输入高电平时，才可以输入段选。段选可以输入7位二进制数（排除小数点），也可以输入8位二进制数。其中，板子中8个数码管分为2组，每组共用一个段选。但是我在使用时，也是遇到了一点小麻烦，板子上8个段选的引脚和我定义的端口信号连接反了，导致输出的结果不理想。
  最后一点体会就是编写程序时一定严谨，例如约束程序编写时，引脚间要注意有空格，我在这一点上就卡了很长时间，明明就只是改了一下引脚的编号，结果一直显示该行错误，十分崩溃。

verilog7人表决电路设计
QQ_778132974的博客
05-30 1万+
内容及要求 完成7人表决电路设计，LED灯表示通过、否决。 （1）开关表示赞成与否，1~8编号（1赞成）； （2）LED显示表决的结果； （3）数码管显示否决的人数； （5）工作时钟板上为准； （6）完成全部流程：设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、时序仿真、下载验证等。 七人表决器电路是一简单的输入信号检测与处理，显示表决结果信号的电路。本文详细介绍了依据功能要求进行表决器电路方案设计的过程，并在此基础上将整体电路划分为数码管选择模块，赞成与反对人数统计模块，结果显示模块等主
七人表决器设计设计报告
10-27
表决器VHDL有详细的说明和设计步骤啊啊啊啊啊啊啊
EDA实验七人表决器（代码+连线图）
11-19
7人表决器本设计就是利用EDA/SOPC-II+实验箱中的拨挡开关模块和LED模块来实现一个简单的七人表决器的功能。拨挡开关模块中的K1～K7表示七个人，当拨挡开关输入为‘1’时，表示对应的人投同意票，否则当拨挡开关输入为‘0’时，表示对应的人投反对票；LED模块中D1_1表示七人表决的结果，当同意数＞3人的时候，D1_1点亮表示一致同意，同时使用试验台的大板数码管显示同意的人数，否则D1_1熄灭表示一致反对
基于multisim的七人表决器电路仿真源文件和报告
最新发布
qq_16537377的博客
09-16 460
【全套资料.zip】七人表决器电路Multisim仿真设计。
用VHDL语言编写的EDA设计程序（实现7人表决器）
06-13
用VHDL语言编写的EDA程序，用7个开关显示支持与否的表决器，里面有程序，还有所用芯片FPGA的管脚分配等内容。
FPGA设计开发（基础课题）：七人表决器设计
Clear Aurora的CSDN
04-21 6454
用七个开关作为表决器的7个输入变量，输入变量为逻辑“1”时表示表决者“赞同”；输入变量为逻辑“0”时，表示表决者“不赞同”。输出逻辑“1”时，表示表决“通过”；输出逻辑“0”时，表示表决“不通过”。当表决器的七个输入变量中有4个以上（含4个）为“1”时，则表决器输出为“1”；否则为“0”。
FPGA实验报告 Verilog HDL：7人表决器 巴克码信号发生器 FPGA数字时钟
hanxu_susang的博客
07-16 3020
Verilog HDL实现：7人表决器 巴克码信号发生器 多功能数字时钟
七人表决器
04-26
所谓表决器就是对于一个行为，由多个人投票，如果同意的票数过半，就认为此行为可行；否则如果否决的票数过半，则认为此行为无效。七人表决器顾名思义就是由七个人来投票，当同意的票数大于或者等于4 时，则认为同意；反之，当否决的票数大于或者等于4 时，则认为不同意。实验中用7个拨动开关来表示七个人，当对应的拨动开关输入为‘1’时，表示此人同意；否则若拨动开关输入为‘0’，则表示此人反对。表决的结果用一个LED 表示，若表决的结果为同意，则LED 被点亮；否则，如果表决的结果为反对，则LED 不会被点亮。同时，数码管上显示通过的票数。
0496-基于单片机的表决器(七人)系统设计
理论结合实践，开启你的电子学习新方案！
07-12 3774
1、采用51单片机作为主控芯片； 2、采用矩阵按键，每人两个按键，分别代表同意和反对； 3、按下"开始键"后，进入10秒倒计时，超时投票无效； 4、采用数码管显示：倒计时、表决结果、表决票数； 5、表决结果："P"表示通过、"F"表示不通过，倒计时结束显示； 6、表决票数："A"显示同意票数，"o"显示不同意票数，投票过程实时显示； 7、表决开始和结束，采用蜂鸣器声音提示； 8、按下"复位键"后，进行下一次投票。采用Altium Designer作为电路设计工具。Altium Designer通过把原理图设
Verliog 七人投票表决器及其验证代码
C4HCS的博客
07-22 3016
用for语句描述的7人投票表决器，若超过4人（含4人）投票赞成，则表决通过。
七人表决器设计（基于verilog）
04-12
所谓表决器就是对于一个行为，由多个人投票，如果同意的票数过半，就认为此行为可行；否则如果否决的票数过半，则认为此行为无效。七人表决器顾名思义就是由七个人来投票，当同意的票数大于或者等于4时，则认为同意；反之，当否决的票数大于或者等于4时，则认为不同意。
七人表决器_七人表决器_
09-29
七人表决器，四人及以上同意即通过。可以供需要的人参考
EDA 七人表决器和计数器的设计原理图和所得到的波形图
06-24
EDA作业　设计七人表决器 计数器 计数器是用4位加法器和74374设计的，七人表决器一位加法器实现
7人表决器+数码管实时显示票数
03-22
7人表决器的设计（票数大约4时，黄色灯亮，票数小于4时，红色灯亮；当按下相应的拨码开关时，在数码管上实时显示所按下的通过键的数目）
七人投票表决器的VHDL代码
07-17
合肥工业大学电子信息工程专业硬件描述语言实验七人投票表决器的代码
7人表决电路设计verilog及报告
12-12
【7人表决电路设计】是一种常见的数字逻辑系统，它用于收集7个人的表决意见，并以LED灯和数码管的形式展示结果。在这个设计中，每个开关代表一个人的投票，编号从1到8，其中1表示赞成。电路的主要目标是： 1. **...
EDA 7人表决器设计
04-24
7人表决器设计是EDA技术的一个实际应用案例，通过理解和掌握这一设计，可以深入理解数字逻辑电路、逻辑门以及HDL编程。这个过程不仅锻炼了逻辑思维能力，也为更复杂、大规模的电子系统设计打下了坚实的基础。在实际...
五人多数表决器（EDA课程设计）
06-30
设计任务的核心是构建一个五人表决器，其功能包括以下几点： 1. 多数通过原则：如果五人中有三人或更多人赞同，表决即通过。 2. 主持人控制：只有在主持人的启动控制下，10秒内的表决才有效。 3. 倒计时显示：采用...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

道无方

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值