【Power Compiler手册】9.时钟门控（6）

最新推荐文章于 2024-09-10 11:44:30 发布
最新推荐文章于 2024-09-10 11:44:30 发布
阅读量284 收藏
点赞数
分类专栏： 数字IC低功耗设计 文章标签： upf 低功耗设计 数字IC low power pt
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_45769068/article/details/142061937
版权
使用安全寄存器插入时钟门控

你可以使用同一个时钟门控来门控三模冗余（TMR）寄存器，对所有安全寄存器进行操作，而不需要触碰或修改投票逻辑。

Design Compiler NXT 工具会自动检测是否使用了安全寄存器，并相应地插入时钟门控。该工具始终确保同一安全组内的安全寄存器共享相同的时钟，并且投票逻辑保持不变。

安全寄存器不支持自门控。当工具无法对安全寄存器进行门控时，`report_clock_gating -ungated` 命令会显示“不支持的新安全寄存器”的原因。

例如，下图显示了由 `report_clock_gating -ungated` 命令发出的未门控原因报告：

了解本专栏 订阅专栏 解锁全文 超级会员免费看
QRBQ94
关注
专栏目录
订阅专栏
【Power Compiler手册】9.时钟门控（1）
QRBQ
06-19 227
时钟门控技术适用于同步使能负载寄存器，这些是共享相同时钟和同步控制信号的触发器。同步控制信号包括同步使能、同步置位、同步复位和同步翻转。同步使能负载寄存器通过具有反馈回路的寄存器来表示，该寄存器在多个周期内保持相同的逻辑值。将时钟门控应用于同步使能负载寄存器可以减少重新加载寄存器组时所需的功耗。图 18 显示了使用具有反馈回路的多路复用器实现的简单寄存器组。当同步使能信号（EN）处于逻辑状态 0 时，寄存器组被禁用。在此状态下，电路使用多路复用器将寄存器组中每个存储元件的 Q 输出反馈到 D 输入。
DesignCompiler Low Power 技术之：Self Gating 数字后端低功耗
icc2innovus的博客
03-07 1689
通过插入一个 nand，or，xor 类型的组合逻辑 cell（comparator）如下图 A，comparator 比较寄存器 D 和 Q 的值，结果作为 enable 信号给到 ICG 的 enable，ICG 的 输出连到寄存器的 CLK 上。Formality 需要 使用如下变量保证插完 self-gating 的设计 LEC 能 PASS。其结果是：会降低寄存器的动态功耗，但是 tree 上的 leakage 功耗会变大。已经有 self-gating 的寄存器。已经有 ICG 的寄存器。
【Power Compiler手册】9.时钟门控（3时钟门控风格）
QRBQ
06-20 298
可以使用 `set_clock_gating_style` 命令的 `-positive_edge_logic` 和 `-negative_edge_logic` 选项来指定时钟门控的集成时钟门控单元：`-positive_edge_logic [gate_list]` `-negative_edge_logic [gate_list]`。如果在某一级层次结构的更高级别不存在 `scan_enable`（`test_mode`）端口，则会创建一个 `scan_enable`（`test_mode`）端口。
【Power Compiler手册】9.时钟门控（2）
QRBQ
06-19 328
如果时钟树综合工具在时钟门控单元之后不插入缓冲器，那么时钟门控单元和寄存器之间的总延迟等于时钟门控单元的延迟（时钟引脚到时钟输出信号）加上时钟门控单元和寄存器之间的连线延迟。如果时钟树综合工具在时钟门控单元之后插入缓冲器，那么在时钟门控单元和寄存器之间的总延迟上加上时钟网络延迟的估计值。此命令会移除指定时钟上的时钟延迟值。如图 22 所示，lat_cgtoreg 是从时钟门控单元的时钟引脚到被门控寄存器的时钟引脚的估计延迟，而 lat_reg 是对没有时钟门控的寄存器的时钟引脚的估计时钟网络延迟。
【Power Compiler手册】9.时钟门控（5保留时钟门控信息）
QRBQ
09-09 359
这个特性允许你使用 `report_clock_gating`、`remove_clock_gating` 和 `rewire_clock_gating` 命令认可的集成时钟门控单元，进行进一步的操作。要识别工具插入的时钟门控单元并注释相关属性，要么在读取设计之前将 power_cg_auto_identify 变量设置为 true，要么使用不指定任何选项的 identify_clock_gating 命令。要保留已识别的时钟门控单元，请使用 set_preserve_clock_gate 命令。
【Power Compiler手册】9.时钟门控（4修改时钟门控结构）
QRBQ
09-05 162
这可能导致寄存器的新引脚名称。基于引脚的时序例外是通过使用 `set_max_delay`、`set_min_delay`、`set_multicycle_path` 和 `set_false_path` 命令来指定的。在运行 `compile_ultra -gate_clock` 命令之前，设置 `power_cg_module_naming_style`、`power_cg_cell_naming_style` 和 `power_cg_gated_clock_net_naming_style` 变量。
【Power Compiler手册】7.功耗分析
QRBQ
06-04 399
report_power` 命令分析并报告设计中各种元素的功耗。在执行此命令之前，必须捕获开关活动，将设计映射到门级，并标注设计。该工具为以下设计元素创建功耗报告：- 设计- 模块- 网络- 单元或特定类型的单元组- 多角多模式设计的场景`report_power` 命令使用 Power Compiler 许可证。命令完成后，许可证会被释放。如果许可证不可用，命令将以错误消息终止。
【Power Compiler手册】2.Power Compiler设计流程
QRBQ
05-23 284
当创建设计时，它从高层次的抽象转移到门级最终实现。功耗编译器工具在整个设计周期中，从RTL到门级，提供分析和优化。有关设计流程的信息，请参见以下主题：• 设计周期中的功耗• 功耗优化和分析流程。
【Power Compiler手册】10.自门控
QRBQ
09-10 265
自门控是一种高级的时钟门控技术，可以减少动态功耗。在寄存器中的数据未改变的特定时钟周期内，自门控会关闭时钟信号。有关更多信息，请参见以下主题：- 自门控概念- 自门控流程- 自门控的库要求- 插入自门控- 查询和报告自门控。
Word中数据的计算.pdf
10-11
Word中数据的计算.pdf
Microsoft Project Portfolio Server 2007 Datasheet_CN_Final.doc
10-11
Microsoft Project Portfolio Server 2007 Datasheet_CN_Final.doc
JaroWinklerSimilarity
10-11
Jaro-Winkler 相似度（Jaro-Winkler Similarity）是一种用于衡量两个字符串相似度的算法，特别适用于比较短字符串或需要考虑字符顺序的情况。它在信息检索、数据清洗和拼写校正等领域广泛应用。 主要特点 基本原理： Jaro-Winkler 相似度基于 Jaro 距离，这一距离主要考虑字符的匹配和顺序。 该算法首先计算两个字符串的匹配字符和匹配位置，以此计算相似度。 加权机制： Jaro-Winkler 在 Jaro 的基础上增加了对前缀匹配的奖励，这意味着如果两个字符串的开头部分相同，算法将给予更高的相似度评分。 结果范围： 相似度的值在 0 到 1 之间，1 表示完全相同，0 表示完全不同。
神经网络模型来检测肺炎的CT的影像
10-11
神经网络模型来检测肺炎的CT的影像
20241011-0909
10-11
ffff
BitTorrent协议基础
10-11
DHT,TRACKER
java写的贪吃蛇小游戏demo，跟着b站up主学的.zip
最新发布
10-11
java写的贪吃蛇小游戏demo，跟着b站up主学的.zipjava写的贪吃蛇小游戏demo，跟着b站up主学的.zipjava写的贪吃蛇小游戏demo，跟着b站up主学的.zipjava写的贪吃蛇小游戏demo，跟着b站up主学的.zipjava写的贪吃蛇小游戏demo，跟着b站up主学的.zipjava写的贪吃蛇小游戏demo，跟着b站up主学的.zipjava写的贪吃蛇小游戏demo，跟着b站up主学的.zipjava写的贪吃蛇小游戏demo，跟着b站up主学的.zipjava写的贪吃蛇小游戏demo，跟着b站up主学的.zipjava写的贪吃蛇小游戏demo，跟着b站up主学的.zipjava写的贪吃蛇小游戏demo，跟着b站up主学的.zipjava写的贪吃蛇小游戏demo，跟着b站up主学的.zipjava写的贪吃蛇小游戏demo，跟着b站up主学的.zipjava写的贪吃蛇小游戏demo，跟着b站up主学的.zipjava写的贪吃蛇小游戏demo，跟着b站up主学的.zip
诗句相关数据集.zip
10-11
该文件为诗句文本相关数据集，可用于LSTM、Transformer、GPT等训练诗句生成等应用。 目录结构如下： 诗句相关数据集 data_splited++.jl embedding++.jl id2w++.json w2id++.json
门控时钟设计：实现电源优化与CTSQoR
"门控时钟设计方法学是针对集成电路设计人员，特别是初学者的一种有效电源管理和性能优化技术。本文档将详细介绍门控时钟的概念、设计流程和优化建议，旨在帮助设计者在满足时钟 skew、插入延迟和功率消耗目标的同时...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

QRBQ94

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值