![](https://img-blog.csdnimg.cn/20201014180756916.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
FPGA学习
文章平均质量分 67
小慧同学~
不要停下来,成为你想成为的人!
展开
-
AMBA总线-APB总线-GPIO通用端口
参考原文链接:https://blog.csdn.net/moshanghongfeng/article/details/108931201。原创 2024-07-18 17:49:04 · 277 阅读 · 0 评论 -
一文搞懂锁存器和触发器
一、锁存器、触发器1、SR锁存器SR锁存器(Set-Reset Latch)是静态存储单元中最基本、也是电路结构最简单的一种。通常是由两个或非门或者与非门组成。2、钟控触发器触发器与锁存器的不同在于,它除了置数、复位输入端外,又增加了一个触发信号输入端CLK。锁存器输出Q状态的变化,仅仅取决于输入端、的值的变化,与时钟CLK无关。2.1、钟控RS触发器钟控RS触发器是在RS锁存器基础上加上两个与非门构成的。R,S高电平输入有效,CP为时钟输入端2.2、钟控D触发器、钟控T触发器、钟控JK触发器(都没有原创 2024-07-15 20:17:30 · 830 阅读 · 0 评论 -
modelsim已创建的工程中如何添加v.文件
仿真过程中发现,忘记将底层文件添加进工程里了,怎么办?打开【Project】进行project界面,右键,选择【Add to Project】--【Existing File……】即可。原创 2024-04-11 17:03:18 · 398 阅读 · 1 评论 -
Verilog-VS code编辑器环境搭建及使用
主要参考以上三个链接内容主要下载插件1.Chinese2.Tabout(使用方法:敲代码的时候,按左上角【Tab】键就能自动跳到括号外面)3.Verilog-HDL/SystemVerilog/Bluespec SystemVerilog,需要配置。1)安装【xvlog】,将vivado软件按照目录下的【bin】文件夹加入到环境变量【PATH】里面。2)安装【ctags】,支持能够在代码中随时查看某个变量的定义。ctags下载路径:Releases · universal-cta原创 2024-04-09 19:20:08 · 480 阅读 · 0 评论 -
FPGA学习之疑难杂症(四)——阻塞赋值和非阻塞赋值
阻塞赋值(用“=”)和非阻塞赋值(用“原创 2024-03-19 22:32:13 · 1279 阅读 · 0 评论 -
FPGA学习之疑难杂症(三)——如何通过功能仿真(仿真波形出来了但有问题)自查出错误原因?
工程目标:每隔10ms,让LED灯的一个8状态循环执行一次(每个状态的变化时间值小一点,方便测试,比如设置为10us),其中LED灯按照指定的亮灭模式亮灭,亮灭模式未知,由用户随机指定;8个变化状态为一个循环,每个状态变化时间值可以根据不同的应用场景选择。当可以综合,仿真也出波形,感觉自己代码逻辑也没有出现错误,但是仿真波形不正确的时候,可以用以下排查方法。插入中间变量和参数的波形。原创 2024-03-15 10:22:48 · 1033 阅读 · 1 评论 -
FPGA学习之疑难杂症(二)——综合仿真引脚分配都没问题,为什么上板效果不对呢?
设计5个灯,分别以2s,3s,4s,5s,6s的频率闪烁(针对参数化设计练习)综合仿真引脚分配都没问题,为什么上板效果不对呢?原创 2024-03-15 00:14:33 · 680 阅读 · 1 评论 -
FPGA学习之疑难杂症(一)——一个工程中多个文件如何仿真?
Vivado中,当一个工程counter_led中有多个相互独立的模块设计文件,又相对应有多个测试文件,如图1,想对第六个测试文件counter_led_6_tb.v进行测试仿真,结果进行仿真的却是counter_led_2_tb.v,怎么办?原创 2024-03-14 22:52:11 · 513 阅读 · 1 评论