一文搞懂锁存器和触发器

最新推荐文章于 2025-03-16 01:23:40 发布

小慧同学～

最新推荐文章于 2025-03-16 01:23:40 发布

阅读量3.5k

点赞数 25

分类专栏： FPGA学习文章标签： fpga开发

版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

本文链接：https://blog.csdn.net/qq_45771963/article/details/140447947

版权

一、锁存器、触发器

1、SR锁存器

SR锁存器（Set-Reset Latch）是静态存储单元中最基本、也是电路结构最简单的一种。通常是由两个或非门或者与非门组成。

输入端： $S_{D}$ 、 $R_{D}$ ，输出端： $Q$ 、 $P(\overline{Q})$

对于与非门对称形式， $S_{D}$ 、 $R_{D}$ 低电平输入有效，Q端对应输入 $S_{D}$ ，共实现三个功能，保持功能（记忆）（ $S_{D}$ =1、 $R_{D}$ =1）、置数功能（ $S_{D}$ =0、 $R_{D}$ =1）、复位功能（ $S_{D}$ =1、 $R_{D}$ =0），不支持输入（ $S_{D}$ =0、 $R_{D}$ =0）原因是：（1）如此输出Q=1,P=1，破坏了锁存器互补输出关系；（2） $S_{D}$ 、 $R_{D}$ 同时从0变化到1，由于门延迟时间不一致，使触发器的次态不确定，这种情况不允许（当锁存器有约束条件时候，不允许状态->保持状态，会出现次态不确定情况）。</

最低0.47元/天解锁文章

评论

被折叠的条评论为什么被折叠?

到【灌水乐园】发言

查看更多评论

添加红包

成就一亿技术人!

hope_wisdom

发出的红包

实付元

使用余额支付

点击重新获取

扫码支付

钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。