![](https://img-blog.csdnimg.cn/20201014180756913.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
FPGA
文章平均质量分 76
十三啊嘞
这个作者很懒,什么都没留下…
展开
-
FPGA深入浅出IP核学习(一)-- vivado中clk IP MMCM核的使用
本文简单介绍了MMCM的原理,并通过调用 MMCM IP 核输出四路不同频率、相位或者占空比的时钟。原创 2024-06-05 22:09:28 · 1236 阅读 · 0 评论 -
FPGA实战学习笔记(一):LED流水灯设计
入门实现了一个流水灯效果,每隔0.5秒 LED 的状态会向左移动一位原创 2024-05-31 09:21:08 · 1597 阅读 · 0 评论 -
FPGA学习笔记(二):上升沿、下降沿和双边沿检测电路(时序逻辑)
在复杂的逻辑设计中,很多情况我们都需要检测信号的跳变。如果一个信号发生跳变,则逻辑给出一个指示,这个指示用来控制其他信号的动作,这种情况就需要有一个边沿检测电路,本文主要采用时序逻辑设计思想来设计边沿检测电路。原创 2024-05-19 11:28:04 · 525 阅读 · 1 评论 -
FPGA学习笔记(一):1s钟计数器拓展
设计一个1秒钟的计数器。原创 2024-05-18 22:58:15 · 672 阅读 · 0 评论 -
FPGA学习笔记(二):上升沿、下降沿和双边沿检测电路(组合逻辑)
在复杂的逻辑设计中,很多情况我们都需要检测信号的跳变。如果一个信号发生跳变,则逻辑给出一 个指示,这个指示用来控制其他信号的动作,这种情况就需要有一个边沿检测电路,本文主要采用组合逻辑设计思想来设计边沿检测电路。原创 2024-05-19 10:10:36 · 1520 阅读 · 0 评论 -
FPGA学习笔记(一):计数器
计数器是逻辑设计中非常常用的一个时序电路,计数器是由寄存器和加法器组成的,使用计数器可以实现使用计数器可以对脉冲的个数计数,以实现测量、计数、分频和控制的功能。原创 2024-05-17 23:06:06 · 461 阅读 · 0 评论 -
Vivado2017.4与Notepad++的关联方法
本文介绍了Vivado和Notepad++关联使用在FPGA开发和编程过程中的好处,并具体展示了如何进行Vivado和Notepad++的关联方法。原创 2024-03-24 21:09:52 · 831 阅读 · 0 评论