高速总线概述

前言：      

读 嵌入式高速串行总线技术 基于FPGA实现与应用_张峰 记 总线分类

---

        总线是现代通信系统的神经，相应处理器FPGA相当于关节，总线可以按照传输速率、连接类型、适用范围、应用领域、使用环境、传输方式等多种方式进行分类，FPGA利用内嵌的高速串行收发器GTX可实现多种高速串行总线接口，可以购买各种高速串行总线IP核直接使用，也可自己理解协议编写高速串行总线的IP核。

---

按照总线按传输速率 分为66MHz以下的低速总线和高于66MHz的高速总线。

---

按照按传输方式 分为并行和串行总线。

        并行总线通常采用1个时钟信号+多位并行数据信号的方式传输数据，如PCI，它在一个时钟周期内传输多位数据；串行总线在一个时钟周期内传输1bit数据，串行比特流方式实现数据通信；

        采用并行总线通信，可以提升并行数据位宽、数据运行频率，提升总线传输速率，但是并行数据信号间的同步困难，容易产生串扰问题；
        因此，基于比特流的高速串行通信总线，如PCIE总线在PC领域得到广泛应用。在工业和嵌入式应用领域，出现了FC、SRIO、Aurora等多种协议标准，针对ADC、DAC专用接口，也出现了JESD204协议代替传统的LVCMOS电平、多位数据并行的ADC、DAC接口方式。

---