数字集成电路与系统设计

低功耗设计

功耗问题分析

看最后一列，功率密度

电路功耗 = 动态功耗+静态功耗+漏电功耗+短路功耗

可以看出，随着特征尺寸不断减小，电路的工作电压一直呈下降状态

低功耗设计技术

触发器越多，m越小，对应图中越靠上的曲线，时钟功耗在整个功耗占用的比例也越多。

一般选用全局式的时钟门控，可以最大程度地降低动态功耗。

模块内部以同步的方式工作，模块间以无时钟握手方案 完成异步方式进行通信。

保持吞吐率不变时，流水线和并行结构使用可以让系统工作在更低的时钟频率和工作电压。

分析能量来自哪里
在算法级和架构级降低节点的活动量
在RTL和逻辑级降低节点的活动量