verilog编写代码用状态机测试功能

已于 2022-05-04 13:59:40 修改
阅读量1.9k 收藏 10
点赞数 1
文章标签： fpga开发
于 2022-05-04 13:57:57 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_46359931/article/details/124569050
版权

目录

一、测试内容

1、根据以下描述功能用verilog编写一段代码，并用状态机来实现该功能。
（1）状态机：实现一个测试过程，该过程包括启动准备状态、启动测试、停止测试、查询测试结果、显示测试结果、测试结束返回初始化6个状态；用时间来控制该过程，90秒内完成该过程；
（2）描述状态跳转时间；
（3）编码实现。
2.、画出可以检测10010串的状态图, 并用verilog编程实现之。

二、实验一过程

2.1 新建工程

首先准备文件目录 test1 ，在 test1 目录下准备以下文件：
在这里插入图片描述
之后打开Quartus18.1新建工程：
在这里插入图片描述
选择刚刚新建的目录下prj文件，并命名项目名和顶层文件名：
在这里插入图片描述
选择空项目：
在这里插入图片描述
后直接点击next：
在这里插入图片描述
选择对应的芯片：
在这里插入图片描述
选择仿真软件及语言：
在这里插入图片描述
最后完成即可：
在这里插入图片描述

2.2 代码部分

新建.v文件：
在这里插入图片描述
.v文件保存到新建的test1文件下的src文件中。

15秒脉冲信号模块：

module time_count(
	input wire clk,   //时钟信号                      
	input wire rst_n, //复位信号
	
	output wire sec_15//15s输出一个脉冲信号             
);

parameter MAX_NUM = 30'd749_999_999;//15s,750_000_000次
reg [29:0] cnt_15;//计数寄存器
reg sec_15_r;

//0.5s计时器
always@(posedge clk or negedge rst_n)begin
	if(!rst_n)begin
		cnt_15 <= 25'd0;
	end
	else if(cnt_15 == MAX_NUM)begin
		cnt_15 <= 25'd0;	
	end
	else begin
		cnt_15 <= cnt_15 + 1'd1;
	end
end

//0.5s脉冲信号
always@(posedge clk or negedge rst_n)begin
	if(!rst_n)begin
		sec_15_r <= 1'b0;
	end
	else if(cnt_15 == MAX_NUM)begin
		sec_15_r <= 1'b1;
	end
	else begin
		sec_15_r <= 1'b0;
	end
end

assign sec_15 = sec_15_r;

endmodule

状态机切换模块：

module fsm(
	input                  clk,
	input                  rst_n,
	input  wire 			  sec_15
);

reg [2:0] cstate;               //现态
reg [2:0] nstate;               //次态

//状态划分
localparam state_ready 		 = 0;      //启动准备状态
localparam state_start 		 = 1;      //启动测试 
localparam state_stop 		 = 2;      //停止测试
localparam state_query 		 = 3;      //查询测试结果
localparam state_display 	 = 4; 		//显示测试结果
localparam state_initialize = 5; 		//初始化

//第一段：现态跟随次态，时序逻辑，非阻塞赋值
always@(posedge clk or negedge rst_n)begin
	if(!rst_n)
		cstate <= state_initialize;//复位键被按下，当前状态设置为初始化
	else
		cstate <= nstate;          //下一次状态赋值给当前状态
end
		
//第二段：组合逻辑，阻塞赋值
always@(*)begin
	if(!rst_n)
		begin
			nstate = state_initialize;
		end
	else
		case(cstate)
			state_initialize: begin
								if(sec_15 == 1'b1)   
									nstate = state_ready;
								else
									nstate = state_initialize;
							end
			state_ready: begin
								if(sec_15 == 1'b1)
									nstate = state_start;
								else
									nstate = state_ready;
							end
			state_start: begin
								if(sec_15 == 1'b1)
									nstate = state_stop;
								else
									nstate = state_start;
							end
			state_stop: begin
								if(sec_15 == 1'b1)
									nstate = state_query;
								else
									nstate = state_stop;
							end
			state_query: begin
								if(sec_15 == 1'b1)
									nstate = state_display;
								else
									nstate = state_query;
							end
			state_display: begin
								if(sec_15 == 1'b1)
									nstate = state_initialize;
								else
									nstate = state_display;
							end
			default:    ;
      endcase
end
endmodule

顶层文件：

module top_fsm(
	input wire clk,
	input wire rst_n
);

wire sec_15;//将两个模块的信号连接起来

//例化计时器模块
time_count inst_time_count(
.clk    (clk   ),//时钟，50MHZ                  
.rst_n  (rst_n ),//复位信号，下降沿有效，negative
                     
.sec_15 (sec_15) //15s输出一个脉冲信号          
);

//例化状态机模块
fsm inst_fsm(
.clk    (clk   ),//时钟，50MHZ                 
.rst_n  (rst_n ),//复位信号，下降沿有效，negative
.sec_15 (sec_15) //15s脉冲信号              
);              

endmodule

之后在左边项目模块选择file，并选择文件将这个文件右键set为顶层文件：
在这里插入图片描述
之后配置引脚，需要配置：
在这里插入图片描述
编译：
在这里插入图片描述

三、实验二过程

10010串的状态图：
在这里插入图片描述

类似实验一准备项目文件，之后新建.v文件：
按键消抖模块：

module key_debounce(
	input  wire  clk,
	input  wire  rst_n,
	input  wire  key,
	
	output reg   flag,               //判断抖动是否消除的标志信号，0为抖动，1为抖动结束
	output reg   key_value           //消抖后稳定的按键值给到蜂鸣器模块和LED模块
);

//定义20ms延迟计数器,0.2s,1_000_000次
reg [19:0] delay_cnt;

//寄存依次key的值用来判断按键是否消抖成功
reg key_reg;

//按下按键20ms延时计数器
always@(posedge clk or negedge rst_n)begin
	if(!rst_n)
		begin
			key_reg <= 1'b1;                        //复位信号，设置按键无效
			delay_cnt <= 1'b0;                      //计数器设置为0
		end
	else
		begin
			key_reg <= key; 
			if(key_reg ^ key)            //当这一次key值和上一次key值不一样，证明正在抖动
				delay_cnt <= 20'd1_000_000;          //延迟时间20ms
			else if(delay_cnt > 0)
				delay_cnt <= delay_cnt - 1;          //没有抖动，开始20ms倒计时
			else
				delay_cnt <= 1'b0;                  
		end
end

//根据延时计数器获取按键状态以及按键值
always@(posedge clk or negedge rst_n)begin
	if(!rst_n)
		begin
		   flag <= 1'b0;                               //复位信号，设置信号标志为抖动
			key_value <= 1'b1;                          //设置抽样值为1
		end
	else
		begin
			if(delay_cnt == 20'd1)                      //倒计时1_000_000到1
				begin
					flag <= 1'b1;
					key_value <= key;                     //稳定20ms后将key值给到key_value
				end
			else	
				begin
					flag <= 1'b0;
					key_value <= key_value;               //20ms内先不取样
				end
		end
end

endmodule

状态机切换模块：

module fsm_10010(
	input                  clk,
	input                  rst_n,
	input           [1:0]  key,
	
	output   wire   [3:0]  led
);
parameter MAX_NUM = 24'd9_999_999;//0.2s计时器
parameter T = 4'd10;//2s,100_000_000次

reg [2:0] cstate;               //现态

//状态划分
localparam state_0 = 0;      //初始状态
localparam state_1 = 1;      //按下1 
localparam state_10 = 2;     //按下10
localparam state_100 = 3;    //按下100
localparam state_1001 = 4;   //按下1001 
localparam state_10010 = 5;  //按下10010

reg [3:0] cnt = 0;             //计时器赋初值为0
reg [23:0] cnt_02 = 0;
reg time_flag;//计时标志，1：开始计时，0：结束计时
reg [3:0] led_r;

//0.2计数器模块
always@(posedge clk or negedge rst_n)begin
	if(!rst_n)
		cnt_02 <= 1'b0;               //按下复位键，清零
	else if(cnt_02 == MAX_NUM)    
		cnt_02 <= 1'b0;
	else
		cnt_02 <= cnt_02 + 1'b1;         
end

//2s计数器模块
always@(posedge clk or negedge rst_n)begin
	if(!rst_n)
		cnt <= 1'b0;//按下复位键，清零
	else if(time_flag == 1'b1)begin//开始计时
		if(cnt_02 == MAX_NUM)begin
			if(cnt < T)begin
				cnt <= cnt + 1'b1;
			end
			else begin
				cnt <= 1'b0;//cnt计数达到最大就清空
			end
		end
		else begin
			cnt <= cnt;//其余时间保持
		end
	end
	else begin
		cnt <= 1'b0;//不计时，cnt清空
	end
end

//状态切换模块
always@(posedge clk or negedge rst_n)begin
	if(!rst_n)
		begin
			cstate <= state_0;
		end
	else
		case(cstate)
			state_0: begin
								if(key[1] == 1'b1)            //该状态持续时间为1s，1s后，下一次状态更改为led1亮
									cstate <= state_1;
								else if(key[0] == 1'b1)
									cstate <= state_0;
								else
									cstate <= state_0;
							end
			state_1: begin
								if(key[0] == 1'b1)
									cstate <= state_10;
								else if(key[1] == 1'b1)
									cstate <= state_0;
								else
									cstate <= state_1;
							end
			state_10: begin
								if(key[0] == 1'b1)
									cstate <= state_100;
								else if(key[1] == 1'b1)
									cstate <= state_0;
								else
									cstate <= state_10;
							end
			state_100: begin
								if(key[1] == 1'b1)
									cstate <= state_1001;
								else if(key[0] == 1'b1)
									cstate <= state_0;
								else
									cstate <= state_100;
							end
			state_1001: begin
								if(key[0] == 1'b1)begin
									cstate <= state_10010;
									time_flag <= 1'b1;//开始计时
								end
								else if(key[1] == 1'b1)
									cstate <= state_0;
								else
									cstate <= state_1001;
							end
			state_10010: begin
								if(cnt == T)begin
									cstate <= state_0;
									time_flag <= 1'b0;//结束计时
								end
								else
									cstate <= state_10010;
							end
			default:    ;
      endcase
end

//第三段：跟随状态输出
always@(posedge clk or negedge rst_n)begin
	if(!rst_n)
		led_r <= 4'b0001;
	else
		case(cstate)
			state_10010:if(cnt_02 == 24'd4_999_999)
								led_r <= 4'b1111;
							else if(cnt_02 == MAX_NUM)
								led_r <= 4'b0000;
							else
								led_r <= led_r;
			default    : led_r <= 4'b0001;
		endcase

end

assign led = led_r;

endmodule

顶层文件：

module top_fsm_10010(
	input wire        clk,
	input wire 		   rst_n,
	input wire  [1:0] key,
	
	output wire [3:0] led
);
wire [1:0] flag;
wire [1:0] key_value;

//例化按键KEY1
key_debounce inst_key_debounce(
.clk      (clk         ),
.rst_n    (rst_n       ),
.key      (key[0]      ),
		
.flag     (flag[0]     ),               //判断抖动是否消除的标志信号，0为抖动，1为抖动结束
.key_value(key_value[0])           //消抖后稳定的按键值给到蜂鸣器模块和LED模块
);

//例化按键KEY2
key_debounce inst_key_debounce1(
.clk      (clk         ),
.rst_n    (rst_n       ),
.key      (key[1]      ),
		
.flag     (flag[1]     ),               //判断抖动是否消除的标志信号，0为抖动，1为抖动结束
.key_value(key_value[1])           //消抖后稳定的按键值给到蜂鸣器模块和LED模块
);

//例化状态机
fsm_10010(
.clk  (clk         ),
.rst_n(rst_n       ),
.key  ({~key_value[1]&&flag[1],~key_value[0]&&flag[0]}),
	     	
.led  (led)
);
endmodule

之后设为顶层文件并编译：
在这里插入图片描述
配置引脚：
在这里插入图片描述
测试：
请添加图片描述

Pilipalaaaaa
关注
  • 1
    点赞
  • 踩
  • 10
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
部分verilog代码及仿真测试
09-05
不错的verilog资料 测试 部分verilog代码及仿真测试
Verilog手撕代码（11）1检测（统计个数、独热码检测、1的位置检测）
m0_51965113的博客
06-25 4830
那么我们就可以利用一个for循环，把每一位相加，最后再把最终的结果和1比较一下，如果是1，那就是独热码，如果不是1，那就是其他的数。对于一个4位的二进制数，我们对这4位奇偶校验，利用异或门依次进行每一位，最后的结果如果是奇数个1那么4位异或之后结果就是1，如果偶数个1那么结果就是0。独热码是一种二进制编码方式，它的特点是，用来编码这个数的N位bit中，有且只有一位是1，其余位全部为0。因为只有1位是1，所以叫做one-hot （对应的，还有一种编码方式是只有1位是0，其余位都是1，叫做one-cold)
Verilog的几个实验常见代码及分析
最新发布
qq_67201470的博客
05-17 807
在 Moore 型状态机中，输出仅依赖于当前状态，因此状态转换需要考虑输入信号，并且状态机的输出在状态转换完成后更新。else if (counter == 2'b10) // 当计数器值为2时，翻转输出时钟。else if (counter == 2'b11) // 当计数器值为3时，复位计数器。在 IDLE 状态，如果输入 din 为“1”，则转移到 S1 状态，否则保持在 IDLE 状态。在 IDLE 状态，如果输入 din 为“1”，则转移到 S1 状态，否则保持在 IDLE 状态。
Verilog学习笔记（4）:仿真验证与Testbench编写
ixue
09-29 9178
verilog知识总结；verilog考试知识点汇总；仿真验证与Testbench编写；Verilog电路仿真和验证概述；Verilog测试程序设计基础；Testbench及其结构；Verilog仿真结果确认；Verilog仿真效率；典型测试向量的设计；$display和$write；$monitor与$stobe；$time和$reltime；$finish和$stop；$readmemh和$readmem；$random；信号时间赋值语句；时间延迟；边沿触发时间控制；电平敏感事件控制；任务和函数
用verilog写一个测试代码
weixin_35749796的博客
01-05 1280
Verilog 是一种用于描述数字电路的硬件描述语言 (HDL)。在 Verilog 中，可以使用不同的语句来定义模块、输入、输出、连接等。例如，下面是一个简单的 Verilog 模块，它可以把输入端口 a 和 b 相加，并将结果输出到端口 sum： module adder (input a, b, output sum); assign sum = a + b; endmodule 你...
ASIC-WORLD Verilog（10）编写测试脚本Testbench的艺术
孤独的单刀
06-05 2905
编写测试脚本Testbench的艺术
基于modelsim的十个Verilog入门试验程序（5）（数字秒表+自助售票机）—程序+测试代码+波形+结果分析
weixin_42672920的博客
06-06 2379
内容 实验一：7人表决器的设计 实验二：算数逻辑单元的设计 实验三：JK触发器的设计 实验四：环形计数器的设计 实验五：顺序排列的设计 实验六：二进制除法器的设计 实验七：数字显示频率计的设计 实验八：序列检测器的设计 实验九：数字秒表的设计 实验十：自助售票机的设计 实验九：数字秒表的设计 设计一个数字秒表 ①秒表读书显示分、秒、百分秒三个数字； ②具有异步复位和暂停功能； ③提交秒表计程序和测试程序，观测仿真波形，并对仿真波形做分析， 说明设计的正确性。 ④采用分层次分模块的方法 /
how_to_write_state_machine.rar_Verilog machine_verilog 状态机_状态机
09-19
状态机的测试和验证同样重要，使用波形仿真工具（如ModelSim、Vivado Simulator等）进行功能验证，确保状态机按照预期工作。同时，还需要进行时序分析，确认状态机满足设计时序要求。 综上所述，“how_to_write_...
verilog状态机
10-15
Verilog是一种广泛应用于数字系统设计的硬件描述语言（HDL），它允许工程师用代码来描述电子系统的逻辑功能，包括FPGA（Field-Programmable Gate Array）中的电路。在这个特定的场景中，"verilog状态机"指的是使用...
Verilog编写的状态机设计的例子
03-28
综上所述，"Verilog编写的状态机设计的例子"提供了学习如何在Verilog中实现状态机的机会，这对于理解和掌握数字系统设计至关重要。通过实际的示例，我们可以深入理解状态机的工作原理，并能运用到实际的硬件设计项目...
18-Verilog HDL有限状态机设计.7z
03-09
有限状态机（Finite State Machine, FSM）是Verilog HDL中的一个重要概念，它在数字系统设计中扮演着核心角色，用于控制逻辑和序列决策。 FSM是一种逻辑结构，它可以有多个状态，并且根据输入信号和当前状态转换到...
同步FIFO与异步FIFO的Verilog实现(附源代码和测试代码).doc
09-04
同步FIFO与异步FIFO的Verilog实现(附源代码和测试代码)
Verilog状态机序列检测器
11-09
本主题将深入探讨如何使用Verilog语言设计一个状态机来检测特定的序列，如"1101"，"11001"和"111110001"。我们将涵盖状态机的基础知识，Verilog编程语法，以及如何构建和验证序列检测器。 首先，让我们了解状态机的...
Verilog测试（仿真）文件TestBench如何编写
热门推荐
Verilog例化说明
07-27 6万+
一、哪些步骤需要进行仿真 下图是FPGA开发的整个流程，先看一下仿真都出现在哪里。 流程图中绿色的步骤是要进行测试仿真的，即有三个步骤是要进行仿真操作的（有时会省略“综合后仿真”这一步） 1.RTL仿真 也称为综合前仿真、前仿真和功能仿真。 这一步只验证在顶层模块和功能子模块的设计输入完成后，其电路的逻辑功能是否符合设计要求，不考虑门延时和线延时。 2.综合后仿真 综合后仿真加入了门延时。 3.时许仿真 也称为后仿真，在门延时的基础上又加入了线延时。 二、如何编写仿真测试文件 下面以功能仿真为例子，说明测试
Verilog 代码规范
qq_46264636的博客
09-06 1736
每个模块加timescale，Vivado默认为“`timescale 1ns / 1ps”；一般可采用如图1、图2所示的两种写法来定义模块。建议使用如图2所示的写法。图1 模块定义写法1图2 模块定义写法2。
verilog测试代码（一）读写文件数据
摸鱼宗宗主的博客
12-04 7493
1.文件指针定义 一般使用integer进行定义 integer file，file1; file = $fopen("数据文件1.txt","r"); //只读 file1 = $fopen("数据文件2.txt","w"); //只写 一般我们在写测试文件的时候，输入量大并且较复杂的时候就需要将数据打印出来，一般我都是使用MATLAB进行打印，存成TXT格式，而在测试时，需要将读出的数据存到寄存器当中，然后再将寄存器的数据输入到例化模块的输入端中。 2.将数据文件的数据读入寄存器中 2.1语法
Verilog：HDLBITS Lemmings2 仿真成功代码+自己另外写的测试代码
wbf_123的博客
06-28 365
设计上采用时序逻辑电路，先对 ground 进行赋值，再进行判断，这里面的 if 中一定要采用 ~ground，因为这里判断的是上一个时钟的 ground 值，也就是还没有取非的 ground 的值，所以上一个时钟 ground 要是0，那么下一个时刻就会是1，delay 就多取一些。特别是，如果旅鼠在左边被撞了，它会向右走。先判断 ground 是否为0，然后再去判断 bump_left 和 bump_right，对于其他情况保持原状态 left，对于状态 right，同理，这里不再赘述。
Verilog状态机常见三种写法
qq_39586852的博客
07-02 1万+
Verilog状态机常见三种写法
HDLBits(十 五)学习笔记——采用verilog编写testbench文件，并用于逻辑设计的Modelsim仿真测试
H19981118的博客
05-12 7323
Verification编写tb测试平台——学习testbench的写法。能根据所给的功能或者仿真波形图给予时钟复位激励，以及输入激励，以此完成tb文件的编写。 学习使用tb文件中的函数，比如对运行的时间进行显示打印，产生随机数等。
Verilog语法详解：隐式有限状态机与测试平台
"这篇教程详细讲解了如何使用Xilinx ISE工具进行隐式有限状态机的设计与测试，通过一个具体的Verilog HDL代码示例，展示了如何识别11序列。测试代码涉及到testbench的编写，Verilog语言的高级语法，包括并行块的使用...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值