本关需要你根据所学的组合逻辑及数字电路的知识完成一个16进制7段数码显示译码器的设计

最新推荐文章于 2024-03-08 22:03:28 发布

小白T_T

最新推荐文章于 2024-03-08 22:03:28 发布

阅读量2k

点赞数 2

分类专栏：数字逻辑

本文链接：https://blog.csdn.net/qq_46545864/article/details/110913576

版权

该博客要求读者利用组合逻辑和数字电路知识设计一个16进制7段数码显示译码器，并通过逻辑真值表和表达式实现表决功能。内容涵盖Quartus II的Verilog HDL设计流程，组合逻辑电路的仿真与硬件测试。还介绍了7段译码器的工作原理和数码管显示逻辑，强调在16进制系统中数码显示的重要性。

摘要由CSDN通过智能技术生成

本关需要你根据所学的组合逻辑及数字电路的知识完成一个16进制7段数码显示译码器的设计，验证满足一个16进制7段数码显示译码器的规则，根据逻辑真值表和逻辑表达式完成表决功能。熟悉Quartus II的Verilog HDL文本设计流程，掌握组合逻辑电路的设计仿真和硬件测试的方法。最后完善一个16进制7段数码显示译码器电路的功能描述风格Verilog HDL 代码。

相关知识
逻辑原理
7 段数码是纯组合电路，通常的小规模专用 IC，如 74 或 4000 系列的器件只能作十进制 BCD 码译码，然而数字系统中的数据处理和运算都是 2 进制的，所以输出表达都是 16 进制的，为了满足 16 进制数的译码显示。
7 段译码器的输出信号 LED7S 的 7 位分别接如下图所示数码管的 7 个段，高位在左，低位在右。例如当 LED7S输出为“1101101”时，数码管的 7 个段： g,f,e,d,c,b,a 分别接 1,1,0,1,1,0,1；接有高电平的段发亮，于是数码管显示“5”。注意，这里没有考虑表示小数点的发光管。
7 段数码显示译码器设计采用 case 语句对数码管的七个段分别进行赋值 0 或 1，实现数字的显示。

共阴数码管及其电路
在这里插入图片描述