编码器和译码器设计——Verilog HDL

最新推荐文章于 2024-03-12 18:45:57 发布

菜鸟猿++

最新推荐文章于 2024-03-12 18:45:57 发布

阅读量3.5k

点赞数 2

分类专栏： Verilog HDL 文章标签： verilog

本文链接：https://blog.csdn.net/qq_50845358/article/details/117396701

版权

Verilog HDL 专栏收录该内容

6 篇文章 21 订阅

订阅专栏

编码器和译码器设计——Verilog HDL

编码器设计 ——Verilog HDL语言
译码器设计——Verilog HDL语言

编码器设计 ——Verilog HDL语言

//设计一个输入输出均为高电平有效的3位二进制优先编码器
//I[7]的优先权最高，I[0]的优先权最低
module encoder8_3_test(I,Y);
input [7:0] I;
output reg[2:0] Y;

// 请在下面添加代码,完成设计任务
/* Begin */
always @(I)
begin
if(I[7]) Y = 3'b111;
else if(I[6]) Y = 3'b110;
else if(I[5]) Y = 3'b101;
else if(I[4]) Y = 3'b100;
else if(I[3]) Y = 3'b011;
else if(I[2]) Y = 3'b010;
else if(I[1]) Y = 3'b001;
else Y = 3'b000;
end
/* End */
endmodule

译码器设计——Verilog HDL语言

//设计具有一位使能端的3线-8线译码器。当使能端为0时，8位输出信号全为0；
//如果一位使能信号为1,则输出高电平有效的译码信号。
module decoder3e_test(a,ena,y);
  input [2:0] a;
  input ena;
  output reg [7:0] y; 

  // 请在下面添加代码,完成设计任务
/* Begin */
always @(a,ena)
begin
case({ena,a})
4'b0000,4'b0001,4'b0010,4'b0011,4'b0100,4'b0101,4'b0110,4'b0111:y = 8'b00000000;
4'b1000:y = 8'b00000001;
4'b1001:y = 8'b00000010;
4'b1010:y = 8'b00000100;
4'b1011:y = 8'b00001000;
4'b1100:y = 8'b00010000;
4'b1101:y = 8'b00100000;
4'b1110:y = 8'b01000000;
4'b1111:y = 8'b10000000;
endcase
end

/* End */
endmodule

菜鸟猿++

关注

2
点赞
踩
13

收藏

觉得还不错? 一键收藏
0
评论
编码器和译码器设计——Verilog HDL

编码器和译码器设计——Verilog HDL编码器设计 ——Verilog HDL语言译码器设计——Verilog HDL语言编码器设计 ——Verilog HDL语言//设计一个输入输出均为高电平有效的3位二进制优先编码器//I[7]的优先权最高，I[0]的优先权最低module encoder8_3_test(I,Y);input [7:0] I;output reg[2:0] Y;// 请在下面添加代码,完成设计任务/* Begin */always @(I)beginif(I
复制链接

扫一扫