集成电路CAD课程实验报告：电阻分压器版图设计与仿真

一、实验目的：

1、掌握Cadence Virtuoso快捷键技巧，学会使用Cadence进行原理图设计、版图设计、原理图仿真。

1. 实验使用AMI 0.6u C5N工艺，了解NCSU Cadence设计套件（NCSU_Analog_Parts库）的使用。
2. 实现电阻分压器版图设计与仿真。
3. 实验步骤：
4. 在库管理器中添加一个库，为方便今后辨认，我添加的库名为Aurora，后续实验我也将把库名命名为Aurora-2，Aurora-3等，以此类推，如图：

1. 选择库管理器中的Aurora库，新建原理图，使用NCSU_Analog_Parts库中电阻元件和源网络绘制如下电阻分压器原理图如图：
2. “检查并保存”以后，启动ADE_L，转至Setup -> Simulator/Directory/Host验证仿真器已设置为“Spectre”，之后Analyses -> Choose并选择一个瞬态分析（ tran ），一秒停止时间和启用，设置参数如下所示：

1. 选择需要输出仿真结果的导线，之后ADE界面如下：

1. 运行仿真，结果如下图所示：

1. 保存仿真文件于Cellview中便于下次调用无需重新设置参数，之后在之前的原理图上删除仿真相关源网络，添加引脚如下图：

1. “检查并保存”以后，Create—Cellview—From Cellview建立该原理图的Symbol，绘制如下图：
2. 重新建立一个原理图对Symbol进行ADE仿真，步骤同原理图仿真一致，仿真原理图以及仿真结果如下图：

1. 上述无问题后，进行版图绘制，在Aurora库中新建一个Layout版图文件，首先绘制一个N阱-10KΩ电阻如下图所示：
2. DRC版图Layout后，导出抽取视图（Extracted）如下图所示：

1. 绘制电阻分压器的版图，绘图布局时始终使用“drw”图层，绘制完成如下图：
2. 同理，DRC后，导出抽取视图（Extracted）如下图所示：
3. 检查并使电阻分压器版图的抽取视图（Extracted）与电阻分压器的原理图相匹配，运行LVS，LVS完成后，结果如下：

1. LVS的Output显示“The net-lists match.”，之后对电阻分压器进行后仿真：设置环境Switch View List中仿真对象为“extracted schematic”，运行仿真，仿真结果如下：
2. 至此，最终仿真结果与预想理论情况一致，版图设计无问题，原理图与版图及其抽取视图相匹配，电阻分压器设计结束。
3. 实验结果：
4. 原理图（Schematic）：

1. 原理图设计仿真（ADE_L）：

上图为仿真用原理图。

上图为原理图仿真结果。

上图为添加引脚后电阻分压器原理图。

上图为电阻分压器Symbol绘制结果。

1. 版图（Layout）设计：

上图为N阱-10KΩ电阻版图绘制结果。

上图为电阻分压器版图绘制结果。

1. 抽取视图（Extracted）：

上图为N阱-10KΩ电阻版图抽取视图结果。

上图为电阻分压器版图抽取视图结果。

1. LVS结果：

上图为电阻分压器版图及原理图修改引脚I/O情况后LVS结果。

上图为电阻分压器原理图匹配版图抽取视图最终LVS成功（The net-lists match.）的结果。

1. 后仿真结果（Sim-Extracted Schematic）：

上图为对Symbol进行ADE仿真的仿真原理图。

上图为对Symbol进行ADE仿真的仿真结果。

上图为实验最后设置仿真环境Switch View List中仿真对象为“extracted schematic”后的仿真结果。