利用 vivado实现存储器的扩展

最新推荐文章于 2024-06-07 16:22:12 发布
最新推荐文章于 2024-06-07 16:22:12 发布
阅读量1.7k 收藏 37
点赞数 4
分类专栏： 本科实验报告 文章标签： 物联网
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_52052302/article/details/132351126
版权

存储器的扩展

一、实验目的和要求

  1. 掌握利用 vivado 的 IP 核设计和实现 RAM 存储器的方法；
  2. 掌握存储器位扩展的方法；
  3. 掌握存储器字节扩展的方法；
  4. 学会初始化存储器；
  5. 熟悉存储器的存取方法。

二、实验内容和原理

实验内容：
使用 IP 核和存储器位扩展技术设计存储器

  1. 通过 vivado 工具，利用它的 IP 核，构建 4 个 16×2 位的存储器；
  2. 利用位扩展技术将上述 4 个存储器组成 1 个 16×8 位的存储器；
  3. 通过仿真验证；
  4. 将设计封装成 IP 核。

使用 IP 核和存储器字扩展技术设计存储器

  • 通过 vivado 工具，利用它的 IP 核，构建 4 个 16×8 位的存储器；
  • 利用字扩展技术将上述 4 个存储器组成 1 个 64×8 位的存储器；
  • 通过仿真、下板验证；
    原理：
  • 位拓展
    在这里插入图片描述2. 字拓展
    在这里插入图片描述

三、主要仪器设备

个人电脑：Huawei Matebook 14 Windows 11 家庭中文版
类型：64位
处理器：Intel® Core™ i5-10210U CPU @ 1.60GHz 2.11 GHz
内存：16GB

四、操作方法与实验步骤

使用 IP 核和存储器位扩展技术设计存储器

创建项目ram16x8

在ram16x8文件夹下，用记事本创建4个文件，分别是ram16x2-1.coe、ram16x2-2.coe、ram16x2-3.coe、ram16x2-4.coe。内容相同，均为：
memory_initialization_radix=2;
memory_initialization_vector=00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00;

利用IP核创建16x2位的存储器

  • 点击IP Catelog在这里插入图片描述
  • 在打开的IP Catelog中双击图中的Block Memory Generator在这里插入图片描述 图4-2双击图中的Block Memory Generator
  • 按照图示设置各个数据页，之后点击OK

在这里插入图片描述图4-3 设置各个数据页_1
在这里插入图片描述图4-4 设置各个数据页_2
在这里插入图片描述图4-5 设置各个数据页_3

  • 点击Generate，再点击OK，完成IP核的定制在这里插入图片描述 图4-6 点击Generate在这里插入图片描述 图4-7 点击OK
  • 按照上述方法分别生成 ram16x2_2，ram16x2_3 和 ram16x2_4 这三个存储器，他们的初始化文件分别是 ram16x2-2.coe，ram16x2-3.coe，ram16x2-4.coe。

创建一个verilog设计源文件ram16x8.v，并向其中填入如下内容：

 	`timescale 1ns / 1ps 
 
module ram16x8( 
    input clk, //时钟信号 
    input we, //写使能 
    input en, //使能信号 
    input [3:0] addr, // 地址线 
    input [7:0] datain, // 输入数据线 
    output [7:0] dataout // 输出数据线 
); 
 
    ram16x2_1 u1(clk, en, we, addr, datain[1:0], dataout[1:0]); 
    ram16x2_2 u2(clk, en, we, addr, datain[3:2], dataout[3:2]); 
    ram16x2_3 u3(clk, en, we, addr, datain[5:4], dataout[5:4]); 
    ram16x2_4 u4(clk, en, we, addr, datain[7:6], dataout[7:6]); 
 
endmodule

创建仿真文件ram16x8_sim.v，对上述设计文件进行仿真

 	`timescale 1ns / 1ps 
 
module ram16x8_sim( ); 
    //input 
    reg clk = 0; 
    reg en = 0; 
    reg we = 0; 
    reg [3:0] addr = 4'b0000; 
    reg [7:0] din = 8'h00; 
    //output 
    wire [7:0] dout; 
 
    //instantiate the Unit under test 
    ram16x8 ut( 
        .clk(clk), 
        .we(we), 
        .en(en), 
        .addr(addr), 
        .datain(din), 
        .dataout(dout) 
    ); 
 
    initial begin 
        #100 begin we = 1;en = 1; addr = 4'b0011; din = 8'b10101010; end 
        #100 begin addr = 4'b0100; din = 8'b01010101; end 
        #100 begin addr = 4'b0101; din = 8'b10100101; end 
        #100 begin addr = 4'b0110; din = 8'b01011010; end 
        #100 begin we = 0; en = 0; addr = 4'b0011; end 
        #100 addr = 4'b0100; 
        #100 addr = 4'b0101;  
        #100 addr = 4'b0110;  
        #100 en = 1; 
        #100 addr = 4'b0011;  
        #100 addr = 4'b0100; 
        #100 addr = 4'b0101;  
        #100 addr = 4'b0110;  
        #100 addr = 4'b0000;  
        #100 begin en = 0; addr = 4'b0100; end 
    end 
 
    always #5 clk = ~clk;  
endmodule

仿真结束，生成波形图
在这里插入图片描述 图4-8 16×8 存储器仿真

使用 IP 核和存储器字扩展技术设计存储器

  1. 创建一个项目ram64x8
  2. 在 ram64x8 文件夹下，用记事本创建 4 个文件，分别是 ram16x8-1.coe，ram16x8-2.coe， ram16x8-3.coe，ram16x8-4.coe。内容相同，均为：
    memory_initialization_radix=16;
    memory_initialization_vector=00, 00, 00, 00, 00, 00, 00, 00, 00, 00, 00, 00, 00, 00, 00, 00;
  3. 利用上述方法创建16x8位的存储器
  4. 创建一个verilog设计文件ram64x8.v，并向其中填入如下内容：
 	`timescale 1ns / 1ps 
 
module ram64x8( 
    input clk, //时钟信号 
    input en, //使能信号 
    input we, //写信号 
    input [5:0] addr, //地址信号 
    input [7:0] din, //输入信号 
    output reg [7:0] dout //输出信号 
); 
 
    wire enable1 = en && (addr[5:4] == 2'b00); 
    wire enable2 = en && (addr[5:4] == 2'b01); 
    wire enable3 = en && (addr[5:4] == 2'b10); 
    wire enable4 = en && (addr[5:4] == 2'b11); 
 
    wire [7:0] res1; 
    wire [7:0] res2; 
    wire [7:0] res3; 
    wire [7:0] res4; 
 
    ram16x8_1 u1(.clka(clk), .ena(enable1), .wea(we), .addra(addr[3:0]), .dina(din), .douta(res1)); 
    ram16x8_2 u2(.clka(clk), .ena(enable2), .wea(we), .addra(addr[3:0]), .dina(din), .douta(res2)); 
    ram16x8_3 u3(.clka(clk), .ena(enable3), .wea(we), .addra(addr[3:0]), .dina(din), .douta(res3)); 
    ram16x8_4 u4(.clka(clk), .ena(enable4), .wea(we), .addra(addr[3:0]), .dina(din), .douta(res4)); 
 
    always @(*) begin 
        if (en) begin 
            if (addr[5:4] == 2'b00) begin 
                dout <= res1; 
            end else if (addr[5:4] == 2'b01) begin 
                dout <= res2; 
            end else if (addr[5:4] == 2'b10) begin 
                dout <= res3; 
            end else begin 
                dout <= res4; 
            end 
        end  
    end 
 
endmodule
  1. 建立仿真文件ram64x8_sim.v，并填入如下内容，对上述文件进行仿真：
 	`timescale 1ns / 1ps 
 
module ram64x8_sim( ); 
    //input 
    reg clk = 0; 
    reg en = 0; 
    reg we = 0; 
    reg [5:0] addr = 6'd0; 
    reg [7:0] din = 8'h00; 
    //output 
    wire [7:0] dout; 
 
    //instantiate the Unit under test 
    ram64x8 ut( 
        .clk(clk), 
        .we(we), 
        .en(en), 
        .addr(addr), 
        .din(din), 
        .dout(dout) 
    );  
 
    initial begin 
        #100 begin we = 1;en = 1; addr = 6'd10; din = 8'b10101010; end 
        #100 begin addr = 6'd20; din = 8'b01010101; end 
        #100 begin addr = 6'd40; din = 8'b10100101; end 
        #100 begin addr = 6'd60; din = 8'b01011010; end 
        #100 begin we = 0; en = 0; addr = 6'd10; end 
        #100 addr = 6'd20; 
        #100 addr = 6'd40;  
        #100 addr = 6'd60;  
        #100 en = 1; 
        #100 addr = 6'd10;  
        #100 addr = 6'd20; 
        #100 addr = 6'd40;  
        #100 addr = 6'd60;  
        #100 addr = 6'd0;  
        #100 begin en = 0; addr = 6'd20; end 
    end 
 
    always #5 clk = ~clk;  
endmodule
  1. 完成仿真之后，得到下述波形图：
    在这里插入图片描述 图4-9 64X8RAM 仿真波形图

五、实验数据记录和处理

1.	位拓展实验中使用的仿真文件ram16x8_sim.v：
 	`timescale 1ns / 1ps 
 
module ram16x8_sim( ); 
    //input 
    reg clk = 0; 
    reg en = 0; 
    reg we = 0; 
    reg [3:0] addr = 4'b0000; 
    reg [7:0] din = 8'h00; 
    //output 
    wire [7:0] dout; 
 
    //instantiate the Unit under test 
    ram16x8 ut( 
        .clk(clk), 
        .we(we), 
        .en(en), 
        .addr(addr), 
        .datain(din), 
        .dataout(dout) 
    ); 
 
    initial begin 
        #100 begin we = 1;en = 1; addr = 4'b0011; din = 8'b10101010; end 
        #100 begin addr = 4'b0100; din = 8'b01010101; end 
        #100 begin addr = 4'b0101; din = 8'b10100101; end 
        #100 begin addr = 4'b0110; din = 8'b01011010; end 
        #100 begin we = 0; en = 0; addr = 4'b0011; end 
        #100 addr = 4'b0100; 
        #100 addr = 4'b0101;  
        #100 addr = 4'b0110;  
        #100 en = 1; 
        #100 addr = 4'b0011;  
        #100 addr = 4'b0100; 
        #100 addr = 4'b0101;  
        #100 addr = 4'b0110;  
        #100 addr = 4'b0000;  
        #100 begin en = 0; addr = 4'b0100; end 
    end 
 
    always #5 clk = ~clk;  
endmodule
2.	字拓展实验中使用的仿真文件ram64x8_sim.v：
 	`timescale 1ns / 1ps 
 
module ram64x8_sim( ); 
    //input 
    reg clk = 0; 
    reg en = 0; 
    reg we = 0; 
    reg [5:0] addr = 6'd0; 
    reg [7:0] din = 8'h00; 
    //output 
    wire [7:0] dout; 
 
    //instantiate the Unit under test 
    ram64x8 ut( 
        .clk(clk), 
        .we(we), 
        .en(en), 
        .addr(addr), 
        .din(din), 
        .dout(dout) 
    );  
 
    initial begin 
        #100 begin we = 1;en = 1; addr = 6'd10; din = 8'b10101010; end 
        #100 begin addr = 6'd20; din = 8'b01010101; end 
        #100 begin addr = 6'd40; din = 8'b10100101; end 
        #100 begin addr = 6'd60; din = 8'b01011010; end 
        #100 begin we = 0; en = 0; addr = 6'd10; end 
        #100 addr = 6'd20; 
        #100 addr = 6'd40;  
        #100 addr = 6'd60;  
        #100 en = 1; 
        #100 addr = 6'd10;  
        #100 addr = 6'd20; 
        #100 addr = 6'd40;  
        #100 addr = 6'd60;  
        #100 addr = 6'd0;  
        #100 begin en = 0; addr = 6'd20; end 
    end 
 
    always #5 clk = ~clk;  
endmodule

六、实验结果与分析

  1. 位拓展实验中仿真产生的波形图：
    在这里插入图片描述图4-10 16×8 存储器仿真
  2. 字拓展实验中仿真产生的波形图：在这里插入图片描述 图4-11 64X8RAM 仿真波形图

七、讨论、心得

  1. 通过对存储器进行位拓展或字拓展，可以扩充存储器的容量。
  2. 起初在设计中，直接按照"clk、we、en"的顺序将信号输入到RAM芯片，但是输出的值总是有问题。后来通过查看RAM芯片的veo文件才知道原因。
  3. 通过本实验，我学会了使用 Vivado 软件进行存储器位扩展的方法。对计算机如何进行扩展有了更深入的了解。在进行实验验证时，对照约束文件的管脚接口，注意存储器的使能信号和读写信号的开关都要处于开启状态。
  4. 仿真波形结果是ZZZ（信号未连接使用），结果为XXX（信号未初始化或信号错误）
@小冯@
关注
  • 4
    点赞
  • 踩
  • 37
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
专栏目录
vivado生成mig_Xilinx-在Zynq上用MIG扩展内存(2)-Vivado篇
weixin_39956451的博客
02-04 804
硬件平台：ZC706开发板软件工具：Vivado 2013.2Step 1: 创建工程启动Vivado 2013.2,创建一个新的工程zc706_mig。选中Create project subdirectory。选择RTL Project一路Next，在Default Part页面选择ZC706开发板。Step 2: 配置Zynq在左面的Flow Navigator窗口，单击Create Blo...
组成原理-存储器扩展实验
03-14
组成原理-存储器扩展实验 6116芯片
存储器实验报告
12-28
可以利用课程设计，当同学没空，课程繁忙时，可以利用
实验三--主存储器扩展实验
12-16
实验三--主存储器扩展实验
静态存储器扩展实验
爆破手阿瓒的博客
06-06 2876
ORG 0000H LJMP START ORG 0100H START: MOV R0,#30H MOV A,#00H MOV R1,#10H LOOP: MOV @R0,A INC R0 INC A DJNZ R1,LOOP MOV R1,#10H MOV R0,#30H MOV DPTR,#0000H...
存储器实验：存储扩展实验、MIPS寄存器文件设计
热门推荐
weixin_43930851的博客
06-14 1万+
一：实验要求 项目1— 存储扩展实验 现有如下 ROM 组件，4片4K32位 ROM ，7片16K32位 ROM，请在 Logisim 平台构建 GB2312 汉字编码的16K*16点阵汉字字库，电路输入为汉字区号和位号，电路输出为8×32位（256 位点阵信息），具体参见工程文件中的 storage.circ 文件，图中左侧是输入引脚，分别对应汉字区位码的区号和位号，中间区域为8个32位的输出引脚，可一次性提供一个汉字的256位点阵显示信息，右侧是实际显示区域，用于观测汉字显示是否正常。待完成字库子电路封
实验四：存储器扩展实验（Yanlz+Unity+XR+实验课+字位扩展+片选信号+RAM+ROM+磁盘阵列+RAID+立钻哥哥+==）
VRunSoftYanlz的博客
06-13 1万+
计算机组成原理 实验四：存储器扩展实验 1、实验目的 1、了解存储器字位扩展基本原理； 2、掌握片选信号设计方法； 3、掌握存储器字位扩展电路设计方法； 2、实验操作 选择芯片； 设计片选信号； 组装存储器字位扩展电路； 实验操作举例： 学生在VR环境下，选取出相关的模型，包括：芯片模型（1...
利用vivado实现FPGA的数字时钟.zip
05-17
在xilinx板子上实现，有闹钟和时钟的时分秒设置，以及最终闹铃的alarm输出。 利用三个子模块alarm，clock，control，以及一个顶模块实现，包含代码说明，实验报告和实现视频。
xilinx vivado实现优化方法及教程
01-10
xilinx vivado实现优化方法及教程，
基于vivado实现七段数码管显示
04-14
通过verilog编程可以实现学号显示以及原理
xilinx 使用vivado实现TDC，使用verilog语言，有博客介绍。
05-04
verilog实现TDC，高精度时间数字转换器，xilinx 使用vivado实现TDC，使用verilog语言，有博客介绍。
基于vivado实现LED的驱动与控制
04-14
设计语言为verilog，通过开关实现LED灯不同状态的实现
计算机组成原理-实验五-基于Vivado的存储器设计实验
ywm_up
06-08 1万+
实验要求：根据实验指导书配置IP核。生成一个RAM_B存储器模块，在关联文件中输入64个32位数据，用十六进制表示。编写一个实验验证的顶层模块，调用2生成的存储器模块；用仿真方法设计实验验证生成.coe文件：创建记事本，记事本内容为如下代码，命名为Test_Mem.coe，保存的路径最好不要有中文，不然IP核关联的时候会出现迷之报错。memory_initialization_radix=16;/...
单片机实验二：存储器扩展
QXK_Jack的博客
05-24 969
存储器扩展 难点：熟悉MOVX的指令，窗口的调用 ORG 0100H MOV R0,#030H MOV R1,#16 MOV R2,#0 LOOP1: MOV A,R2 MOV @R0,A INC R2 INC R0 DJNZ R1,LOOP1 MOV R0,#030H MOV R1,#16 MOV DPTR,#0000H LOOP2: MOV A,@R0 ADD A,#3 MOVX @DPTR,A INC R0 INC DPTR DJNZ R.
计算机原理存储器扩展实验,微机原理实验---存储器的扩展实验.doc
weixin_40001275的博客
07-20 5271
深 圳 大 学 实 验 报 告课程名称： 微机计算机设计实验项目名称： 静态存储器扩展实验学院： 信息工程学院专业： 电子信息工程指导教师：报告人： 学号： 2009100000班级： <1>班实验时间： 2011. 05. 05实验报告提交...
计算机原理存储器扩展实验,实验三：内存储器部件实验
weixin_42356803的博客
07-20 2299
实验三 内存储器部件实验一、实验目的1、通过学习TEC-2000教学计算机的存储器系统，深入理解计算机主存储器的功能和组成；2、学习和理解只读存储器、静态存储器芯片的读写原理，掌握计算机存储器系统的扩展方法。二、实验说明TEC－2000教学计算机存储器系统由ROM和RAM两个存储区组成。ROM存储区由2个EEPROM芯片58C65(8192×8)组成，容量为8192×16。RAM存储区由2个RA...
微机原理实验 实验二 存储器扩展实验
神思love
06-19 1万+
一、实验目的 熟悉存储器的电路构成，掌握存储器读写的编程方法。 二、实验设备 PC 计算机一台， Dais-86PRO+或 Dais-PRO163C 实验系统一套。 三、 实验内容及步骤 编写程序，将 03000H-03FFFH存储器单元写入特定的数据，通过内存窗口查看该存储空间，检测写入数据是否正确。 奇数地址写入55H，偶数地址写入AAH。 硬件连线 代码 ;03...
计算机组成原理——实验2：TEC-2机存储器部件实验
阮阮的阮阮的博客
12-21 1460
（一）手拨数据方式读写存储器。（p120） 完成内存数据手工拨入操作后，后用读出方式检查操作结果的正确性。 （二） 主存储器扩展实验 1. 实验原理电路图（确定存储器地址范围） 2. 单步命令实验 3. 连续程序实验
物联网TCP、UDP、CoAP、LwM2M、MQTT协议简单对比
最新发布
zize_snail的博客
06-07 708
物联网各协议对比，TCP、UDP、MQTT、LWm2m、Coap
vivado实现数字秒表设计同时存储多人成绩
12-31
Vivado是一种用于FPGA设计和开发的软件工具，可以帮助我们实现数字秒表设计并同时存储多人成绩。 首先，我们可以使用Vivado设计数字秒表的逻辑电路。通过Vivado提供的可视化界面，我们可以创建一个简单的计时器电路，使用FPGA的时钟模块来计时，并使用LED显示模块来显示时间。这样就可以实现一个简单的数字秒表功能。 接着，我们可以利用Vivado的IP核库来设计一个存储模块，用于记录多人的成绩。我们可以使用Vivado提供的FIFO（先进先出）存储器IP核，将每个人的成绩存储在FPGA的内部存储器中。这样就可以实现同时存储多人的成绩。 在设计过程中，我们需要考虑如何实现多人成绩的输入和显示。可以设计一个简单的用户界面，使用FPGA上的按键输入模块来输入成绩，然后通过LED显示模块来显示成绩。 最后，我们需要在Vivado中完成整个设计的逻辑综合、布局和验证，然后将其下载到FPGA芯片上进行测试。 通过Vivado实现数字秒表设计并同时存储多人成绩，可以帮助我们实现一个灵活、可扩展的计时系统，适用于各种比赛和活动。同时，这也充分展示了Vivado在FPGA设计和开发领域的强大功能和灵活性。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

@小冯@

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值