HY57V561620FTP_SDRAM文档总结

---

前言

随着深入的学习，前面学习的eeprom、flash的存储容量已不满足我们的使用，sdram能够提供相对比较大的存储空间、读写速度快、价格相对便宜等优点被广泛应用。需要注意的是，我们这里采用的是电容的存储方式，我们需要不断的刷新来保证我们的数据不丢失。

---

一、sdram简介

1、名称解释

对于我们学习的每种模块或器件，我们都应该掌握其名称的代含义：
SDRAM：全称是Synchronous Dynamic Random Access Memory，S表示我们的同步，D表示我们的动态，RAM表示我们的随机动态存储器，那么中文全称就应该是同步动态随机存储器。

2、发展历史

与前面介绍的一致，我们的sdram由于存储量大、读写速度快以及性价比等优点被广泛应用，历经数十载的发展，现已经迭代至第六代，由一代至六代依次是：
SDR SDRAM、DDR SDRAM、DDR2 SDRAM、DDR3 SDRAM、DDR4 SDRAM、DDR5 SDRAM等。

3、与原先学习的RAM区别

前面我们在学习存储器时，没有对动态ram进行介绍。实际上我们的ram随机存储器是分为两大类的，静态与动态，静态就是我们之前学习的，我们只需要将数据存入并根据需要通过地址取出即可不需要额外的操作，在动态随机存储器，由于采用的存储方式不同，我们需要不停的刷新来保证我们的数据不丢失。

4、SDRAM分类

这里我们需要对我们的核心频率、时钟频率进行一个区分：
核心频率：我们从内存阵列读取数据的时钟速率
时钟频率：iobuffer的一个时钟频率，相当于我们接收外界数据、存取内部数据的时钟。
数据传输率：分类不同传输速率不同，DDR中是双边沿采样，所以数据传输率要比我们的时钟频率快一倍。
预取设计：这里描述的是我们的iobuffer与我们的核心存储阵列块交互的数据位，位数越多越快。
突发长度表示我们的在进行操作之后会连续进行操作的位数。
CL：读潜伏周期，以读命令举例，我们读潜伏周期为2时，我们的读命令不会立马执行，而是会等待两个时钟周期。

以上就是我们对sdram的一个小的介绍，下面开始我们的手册阅读记录。

二、HY57V561620FTP

目前我了解到的sdram厂商有镁光和海力士，我的板子上使用的是海力士256M比特的SDRAM，下面是我们的总结：

1、描述

海力士 HY57V561620F（L）T（P） 同步 DRAM 是 268,435,456 位 CMOS 同步 DRAM，非常适合需要大内存密度和高带宽的消费类内存应用。它被组织为4,194,304 x 16 I/O 的 4 组。

1、内存划分

首先对于HY57V561620FTP型号，我们共有四个bank，每个bank有4M，内存单元的数据位是16，那么就是4x4x16=256M。再具体一点的话每一块中，行有8192行，列有512列，一块就刚好是4M。

2、特征

1、8,192 次刷新周期 / 64ms
2、可编程 CAS 延迟为 2 或 3
3、可编程突发长度和突发类型

1、2、4、8 或整页的顺序突发
1、2、4 或 8 用于交错突发
还有其他的一些特征，这里我们不进行过多介绍。

3、引脚说明

引脚	描述
CLK	系统时钟输入，需要与控制模块有相位上的差别
CKE	时钟使能：控制内部时钟信号，当停用时，SDRAM将成为掉电，挂起或自刷新状态之一
CS #	芯片选择：启用或禁用除 CLK、CKE 和 DQM 之外的所有输入
BA0, BA1	块地址，选择要在 RAS 活动期间激活的库 选择要在 CAS 活动期间读取/写入的库
A0 ~ A12	行地址：RA0 ~ RA12，列地址：CA0 ~ CA8 自动预充电标志：A10
RAS, CAS, WE	行地址选通脉冲、列地址选通脉冲、写使能信号
LDQM， UDQM	数据掩码：在读取模式下控制输出缓冲区，在写入模式下屏蔽输入数据
DQ0 ~ DQ15	数据输入/输出：多路复用数据输入/输出引脚

4、内部结构介绍

SDRAM 的内部是一个存储阵列，你可以把它想象成一张表格。我们在向这个表格中写入数据的时候，需要先指定一个行（Row），再指定一个列（Column），就可以准确地找到所需要的“单元格”，这就是SDRAM 寻址的基本原理。

对 SDRAM 的读写是针对存储单元进行的，对 SDRAM 来说一个存储单元的容量等于数据总线的位宽，单位是 bit。那么 SDRAM 芯片的总存储容量我们就可以通过下面的公式计算出来：
SDRAM 总存储容量 = L-Bank 的数量×行数×列数×存储单元的容量

• SDRAM 的结构框图：
  

SDRAM 的结构框图，从框图中我们可以看到 SDRAM 主要是由时钟缓冲器（CLK BUFFER）、指令解码器（COMMAND DECODER）、地址缓冲器（ADDRESS BUFFER）、模式寄存器（MODE REGISTER）、 控 制 信 号 生 成 器 （CONTROL SIGNAL GENERATOR）、 四 个 存 储 BANK（BANK#0~ BANK#3）和数据控制电路（DATA CONTROL CIRCUIT）构成。SDRAM 接收外部输入的控制命令，并在指令解码器的控制下进行寻址、读写、刷新、预充电等操作。

5、交流特性

这张图我们不做过多的分析，在后续我们分析时序需要来回查看。

6、可能涉及到的命令组合

下面涉及到我们的模式寄存器、命令真值表以及不同状态下的真值表等，涉及到的比较多，我们只提取一部分。

• 模式寄存器功能说明：