【Verilog HDL实践】74LS154开发

【Verilog HDL实践】74LS154开发

使用芯片:Altera Cyclone® IV EP4CE22F17C6N FPGA
开发工具:Quartus Ⅱ
开发项目:设计一个译码电路,实现74LS154的所有功能。

74LS154分析

4线 - 16线译码器
A、B、C、D译码地址输入端(高电平有效)
G1、G2选通端(低电平有效)
0 - 15输出端口(低电平有效)
输出功能表:当G1、G2为低时,输出由输入译码获得,低电平有效;任意为高时,输出全为高。

功能解析

组合逻辑电路
G1、G2一个以上为高时输出全为1
否则,输出由A、B、C、D译码决定:

0000->1111 1111 1111 1110
0001->1111 1111 1111 1101
0010->1111 1111 1111 1011

代码极其简单

module LS154(A,B,C,D,G1,G2, Y);
	input A,B,C,D,G1,G2;
	output[15:0] Y;
	
	assign Y = (G1|G2) ? 16'h0ffff : ~(16'b1<<(A+2*B+4*C+8*D));
	
endmodule
时序测试

74LS154时序测试
可以看到,结果和预期一致。

译码器知识补充

3线-8线译码器 74138
4 线-16 线译码器 74154
4线-10线二进制译码器 74LS42

  • 0
    点赞
  • 0
    收藏
    觉得还不错? 一键收藏
  • 1
    评论

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 1
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值