ATE测试之OS&leakage测试

ATE测试之OS&leakage测试

Opens and Shorts

    开路/短路测试(也称为导通性或接触测试)验证在设备测试期间,是否与DUT上的所有信号引脚进行了电气接触,并且是否没有信号引脚与其他信号引脚或电源/接地短路。
    开路/短路测试可快速确定设备是否存在引脚短路、键合线缺失、引脚因静电损坏、制造缺陷等。
    开路/短路测试还可以指出与测试系统相关的问题,如晶圆测试探针卡或设备测试插座接触不正确。

    要测试连接到VDD的上部二极管,请使用PMU施加约为的正电流+100µA。如果测量结果大于1.5V以检测到开路,则将PMU的测试上限设置为失败。如果测量结果小于0.2V,则将PMU下限设置为失败,以检测短路。此测试方法用于测试信号引脚(输入和输出),但不测试电源引脚,如VDD或VSS。
    要测试连接到VSS的下部二极管,请使用PMU施加约为的负电流-100µA。如果测量结果小于-1.5V,则将PMU的测试下限设置为失败,以检测开路。如果测量结果大于-0.2V,则将PMU上限设置为失败,以检测短路。此测试方法用于测试信号引脚(输入和输出),但不测试电源引脚,如VDD或VSS。
    电源和接地引脚也可以在开路条件下进行测试,但其结构与信号引脚不同。测试电源引脚,观察良好设备上的测量值,并相应设置测试限值。
    注意:在OS测试的时候需要设置电压钳制,防止因为电压过大导致设备或器件的损伤。

leakage测试

VOH/IOH

	VOH表示当输出处于逻辑1(高)状态时,输出的最小电压(V)。
	IOH表示当输出处于逻辑1(高)状态时,输出的当前寻源能力(I)。
	
	为什么我们需要测试VOH/IOH:
    当输出处于逻辑1状态时,VOH/IOH测试测量输出引脚的电阻。该测试确保输出电阻符合设计参数,并保证输出将提供规定的IOH电流,同时保持适当的VOH电压。

	静态直流电源测试:
	为了执行静态(DC)测试,对设备进行预处理,以将输出设置为逻辑1状态,将直流测量系统(PMU)连接到被测引脚,强制IOH电流,测量合成电压,并将其与VOH规范进行比较。如果测得的电压低于VOH限值,则测试失败。重复此过程,直到所有引脚都已验证处于高输出状态。该测试可能需要运行多个预处理序列,以将所有输出设置为逻辑1状态。

VOL/IOL

	VOL表示当输出处于逻辑0(低)状态时,输出产生的最大电压(V)。
	IOL表示当输出处于逻辑0(低)状态时,输出的当前下沉能力(I)。

	为什么我们需要测试VOL/IOL:
	当输出处于逻辑0状态时,VOL/IOL测试测量输出引脚的电阻。该测试确保输出电阻符合设计参数,并保证输出将提供规定的IOL电流,而不超过VOL电压。换句话说,设备输出引脚必须至少吸收指定的最小电流量,并保持在正确的逻辑状态。
	
	静态直流电源测试:
	VOL/IOL参数可以静态或动态验证(动态VOL将在下一章中讨论)。为了执行静态(DC)测试,对设备进行预处理,以将输出设置为逻辑0状态。然后将直流测量系统(PMU)连接到被测引脚,强制IOL电流,测量合成电压,并与VOL规格进行比较。如果测得的电压大于VOL限值,则测试失败。对每个引脚重复此过程,直到所有引脚都已在低输出状态下得到验证。该测试可能需要运行多个预处理序列,以将所有输出设置为逻辑0状态。

IIL/IIH

IIL是输入的电流被强制设置成低时。IIH是输入中的电流其被强制设置为高时。

为什么要测试IIL/IIH?
	IIL测试测量从输入引脚到VDD的电阻。IIH测试测量从输入引脚到VSS的电阻。该测试确保输入电阻符合设计参数,并保证输入电流不会超过规定的IIL/IIH电流。这也是一种很好的方法来识别CMOS器件中的处理问题。
	
有几种方法用于执行IIL/IIH输入电流测试,如下所述:
IIL/IIH串行/静态测试方法:
	为了执行IIL测试,应用VDDMAX,并使用功能引脚驱动器(VIH)将所有输入引脚预处理为逻辑1。然后,直流测量系统(PMU)强制每个输入降低(引脚
器与被测引脚断开),测量产生的电流,并将其与设备规范中定义的IIL电流限值进行比较。在每个引脚上重复此过程,直到测试完所有输入。
	为了执行IIH测试,应用VDDMAX,并使用功能引脚驱动器(VIL)将所有输入预处理为逻辑0。然后,直流测量系统(PMU)强制每个输入增大,测量产生的电流,并将其与设备规范中定义的IIH电流限值进行比较。在每个引脚上重复此过程,直到测试完所有输入。确保验证  	VDD、Vin(施加电压)和IIL/IIH(电流限制)的值。本试验要求使用电流阻尼。
	
	注:将所有输入设置为高或低可能会导致某些类型的DUT出现问题。另一种串行测量方法是单独测试每个引脚,首先在引脚上施加低电平并测量电流,然后在引脚上施加高电平并测量电流。然后,在测试下一个引脚之前,将被测试引脚返回到其原始逻辑状态。

串行测试的优点是能够测量每个引脚的单个电流,以及测试引脚之间的泄漏。由于被测引脚接收到来自所有其他输入端的不同电压,因此将发现输入端之间的任何泄漏路径。缺点是单独测量每个引脚所需的测试时间。

IIL/IIH并行测试方法:
	一些测试系统能够进行并行泄漏测量。并行测量是指所有测量都是同时进行的,但都是在单		独的基础上进行的。并联泄漏测试通过每一个pin一个PMU测试单元对每个pin电路来执行。所有输入都被强制为逻辑1,并且并行(同时)测量每个引脚的电流。然后将所有输入强制为逻辑0,并再次并行测量每个引脚的电流。将电流测量结果与测试程序中设定的限值进行比较,并做出通过/失败决定。

这种技术的优点是,IIL/IIH测试可以快速执行,并且可以测量每个引脚的单独电流。缺点是,由于进行电流测量时,所有输入都保持在相同的电压水平,因此输入之间的引脚间泄漏更难检测。此方法还要求测试系统具有每个引脚的PMU硬件。

IIL/IIH组合测试方法:
	一些测试系统能够进行组合泄漏测量。组合测量是指通过一次将单个PMU连接到所有输入并测量总电流来进行测量。所有输入都强制为逻辑1,并测量总电流。然后将所有输入强制为逻辑0,并再次测量总电流。将电流测量结果与测试程序中设定的限值进行比较,并做出通过/失败决定。

	组合测试的电流限制设置为单个引脚的设备规范中的值。如果测得的电流超过限值,则程序必须使用前面定义的串行测量技术再次执行测试。当测试具有极高阻抗的CMOS输入时,这种组合测试效果良好。这些输入通常测量零电流,因此总电流的和为零。不能对电阻输入或具有上拉或下拉输入的输入进行组合泄漏测试,因为所有引脚的泄漏电流总和将大于单个p。
	这种技术的优点是IIL/HH测试可以快速执行,并且不需要每个引脚的PMU电路。缺点是,这种方法只能在测试阻抗非常高的输入时使用,每个引脚的单独电流测量未知,每次发生故障时必须使用串行测试方法再次执行测试。
  • 6
    点赞
  • 75
    收藏
    觉得还不错? 一键收藏
  • 0
    评论

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值