Iteration limit 10000 is reached. Possible zero delay oscillation detected where simulation time...

于 2024-02-04 22:12:34 发布
阅读量521 收藏 8
点赞数 9
文章标签： fpga开发 vivado
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_54508596/article/details/136033190
版权

仿真的时候报的错，点一下仿真马上就停了，然后报错

我写 iic 用三段式状态机出现的，

三段式状态机：

第一个 always 语句实现同步状态跳转；
第二个 always 语句采用组合逻辑判断状态转移条件；
第三个 always 语句描述状态输出 ( 可以用组合电路输出，也可以时序电路输出 ) 。

这是有限状态机（FSM）的一个问题，状态的改变在always里是组合逻辑，要使用阻塞赋值。

报错的时候的第二个always语句块

改成阻塞赋值

叫我Mr. Zhang
关注
  • 9
    点赞
  • 踩
  • 8
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
ISE 撰写Verilog问题记录（一）
qq_37732833的博客
04-24 3042
1.ISE仿真错误提示：Iteration limit 10000 is reached. Possible zero delay oscillation detected where simulation time can not advance. Please check your source code. Note that the iteration limit can be changed using switch -maxdeltaid. bug出现的环境：书写状态机三段式时，将状态转换由时.
iteration.rar_grayImage_iteration_图像处理 .m
07-14
本程序实现了利用Matlab为平台，对图像进行迭代分割。文件为.m文件的形式。程序输入为string格式的图像文件名。注：建议输入灰度图像进行处理，可用压缩包中的图像文件实验。
vivado/verilogFATAL_ERROR: Iteration limit 10000 is reached. 解决方案
m0_57178391的博客
06-20 2957
废话不多说，建议遇到这种问题的同学检查自己写的always语句，有相当大的可能是always语句造成了回环，需要适当修改always语句 具体可看(1条消息) FPGA中modelsim仿真出错（ Error: (vsim-3601) Iteration limit reached at time 55445 ns.）_u013457088的专栏-CSDN博客_iteration limit reached ...
Modelsim 一个错误记录： # ** Error: (vsim-3601) Iteration limit reached at time 29605 ns.
八木的专栏
12-06 1万+
<br /># ** Error: (vsim-3601) Iteration limit reached at time 29605 ns.<br />表示： 在运行的过程中，有一个迭代的次数超过限制了。<br />网上有说： Simulate -> Runtime Option  Iteration Limit 改大，这个值默认是 5000， 一般 5000 还有问题，那就是别的问题了。例如：<br />always @ (*)<br />    a = ~a;<br />这个进程，模拟多少次都会出错，
Error (suppressible): (vsim-3601) Iteration limit 10000000 reached at time 10520 ns.
jab123xly的博客
12-03 2590
modelsim仿真拨错: (vsim-3601) Iteration limit 10000000 reached 仿真迭代达到限制次数，超出迭代界限。
modelsim error：iteration limit reached at time xxx ns.
axiba233的博客
07-11 2511
modelsim error：iteration limit reached at time xxx ns.
vivado 编译&仿真 bug 集合（持续更新）
笨蛋大乌龟的博客
01-17 7542
在CMV8000和ov7725这两个项目的工作过程中，遇到了各种各样的大小问题，有的出现在编译的时候，有的出现在debug的时候，有的出现在仿真的时候，林林总总，大致的总结一下，以后再遇到类似的问题可以少走弯路。我使用的软件环境是vivado 2017.3。 1：使用vivado自带的仿真工具，仿真的时候出现只要一添加子模块里面的信号到波形窗口，波形窗口就卡死，等一会儿才稍微能动...
k-means_iteration_text_K._分类_文本分类_
10-02
这里的“k-means_iteration_text_K. 分类_文本分类”标题和描述指向了一个利用K-means聚类算法对文本数据进行分类的过程。K-means是一种流行的无监督学习方法，用于将数据集划分为k个不同的类别或簇。在这个场景中，...
CSS3常用属性大全.docx
02-27
7. `animation-iteration-count`: 规定动画播放次数，可以是数字或`infinite`表示无限次。 8. `animation-direction`: 决定动画在完成一个周期后是否反向播放，`normal`为正向，`reverse`为反向。 9. `animation-...
matlab实现牛顿迭代法求解非线性方程组 (2).docx
03-01
迭代过程会被记录在一个名为`iteration.txt`的文本文件中。 4. **不动点迭代法**：`mulStablePoint.m`函数实现了不动点迭代法，这是一种寻找方程固定点的方法。输入参数包括非线性方程组、初始解和解的精度。通过...
matlab优化工具箱的使用.pdf
03-01
- Inner iteration stopping criteria: 内部迭代的停止准则。 - Plot function: 定义自定义的绘图函数来可视化优化过程。 - Output function: 用户定义的输出函数，可以用来记录和处理优化过程中的信息。 - ...
龙芯比赛vivado调试试错手记
zerolord的博客
07-13 5631
第一个阶段：除掉所有的语法错误 刚开始在文件夹里加了我的CPU文件但是在工程里面没添加，然后报错：找不到你的的CPU IP核没更新到最新版本，由于我的是2019.2的vivado，但用的是2019.1的工程和IP核，所以打开工程时IP核都上着锁。解决办法是：Reports->Report IP Status；然后点击upgrade->OK 报错: [VRFC 10-3180] cannot find port 'en_exception_pc' on this module ["C:/Use
Verilog编写技巧-----边学边记
最新发布
zhazima的博客
09-08 201
达到 10000 次迭代极限。可能检测到零延迟振荡，模拟时间无法前进。请注意，可以使用开关 -maxdeltaid 更改迭代限制。我写的代码如下，错误原因，用两个always 给同一个寄存器赋值，一个寄存器不能多处赋值，删掉一个always就好了。问题2：在写算术的时候记得加。
软件使用错误（警告）记录（持续更新）
上帝的骰子
05-07 4946
软件使用错误（警告）记录一、Vivado二、ModelSim三、WSL  本博客用以记录在软件使用过程中所遇到的错误和关键性的警告，以及这些警告和错误的解决方法，方便日后查看以及能为其他遇到同样问题的人提供一个可能的解决方法。需要注意的是，此处记录的方法是根据本人遇到的问题记录的，所以在解决自己遇到的问题的时候需根据实际情况修改，解决方式一不一定正确。本文会持续更新，欢迎遇到同样问题的朋友一起交流或是提供解决办法。  注： 时间长了可能内容有点多，可以在此界面使用快捷键 Ctrl+F搜索关键词。 一、Viv
modelsim error(vsim-3601) Iteration limit 10000000 reached at time 0 fs.
qq_44404407的博客
01-25 2339
排除迭代大小不够，也不是精度问题。 但是类似 always@（*）//永恒触发 a=~a; 或者 always # dly a=b;//parameter dly=0时会无限循环 都会触发这个bug
FPGA中modelsim仿真出错（ Error: (vsim-3601) Iteration limit reached at time 55445 ns.）
u013457088的专栏
05-26 3万+
有时候在用modelsim做仿真的时候，会出现这个错误：Error:(vsim-3601) Iteration limit reached at time 55445 ns. 翻译一下，就是，在55445ns的时候，超出了迭代的限制。一般modelsim的迭代限制为5000次。 可以看到，默认的设置为5000次 一般认为出现这种错误，是因为在代码里面出现了回环，通常是组合
VIVADO常见警告、错误及解决方法
热门推荐
芒果爱火锅的博客
12-04 8万+
1、综合中出现警告： [Synth 8-5788] Register Packet_header_reg in module RXDDSP is has both Set and reset with same priority. This may cause simulation mismatches. 解决方法：在复位时将寄存器Packet_header_reg的初值设置为0； 2、r...
ntree_limit is deprecated, use `iteration_range` or model slicing instead.
04-05
The parameter ntree_limit is no longer recommended to be used in XGBoost, instead, the recommended alternatives are iteration_range or model slicing. Iteration range refers to the range of iterations...

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值