关于使用quartus自带仿真器仿真inout信号无法被观测的问题

presentttttt

已于 2023-04-14 14:50:46 修改

阅读量372

点赞数

文章标签：硬件工程

于 2023-04-14 14:34:22 首次发布

本文链接：https://blog.csdn.net/qq_55725745/article/details/130152745

版权

这几天做项目使用到inout接口，但是使用quartus自带的仿真器却怎么也看不到信号输出，通过实验发现可以通过赋值给其他信号，再进行观测就成功了，简单记录一下。

设置初始信号

进行仿真

通过自带的仿真器进行仿真，可以发现此时flag为高信号，data用作输出，in_a的值通过data给到了out_b。但是data此时观测到却是高阻态。欢迎讨论

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

presentttttt

关注关注

0
点赞
踩
0

收藏

觉得还不错? 一键收藏
1
评论
复制链接

分享到 QQ

分享到新浪微博

扫一扫

【FPGA基础】基于Quartus Prime 17.1 的FPGA开发流程

悟已往之不谏知来者之可追

12-08

2224

文章目录概述一、建立工程STEP #1STEP #2STEP #3STEP #4STEP #5STEP #6二、设计输入三、分析和综合三、功能仿真STEP #1 编写测试激励文件STEP #2 设置仿真脚本STEP #3 启动仿真STEP #4 仿真结果分析STEP #5 综合与布局布线STEP #6 时序仿真概述科学合理的 FPGA 设计流程是为了更加直观地展示一个完整的设计流程，本节以一个基础的实验——二选一选择器，来介绍完整的 FPGA 设计开发流程。良好的文件夹设置以及工程管理是学好 FPG

三位BCD计数器的设计

林洋洋博客

10-22

8529

三位BCD计数器的设计文件名必须与VHDL文件中的设计实体名保持一致。总结：这次课程设计虽然在功能上完全实现了课题的要求,即实现了三位BCD计数器的设计的全部要求,但是相应的不足之处还应该考虑到。虽然是细节问题,但往往可以决定成败,试着理解程序。

1 条评论您还未登录，请先登录后发表或查看评论

[转帖](原创) 深入探讨inout port (SOC) (Verilog) (VHDL) (Quartus II) (SignalTap II) (DE2-70)

weixin_30741653的博客

03-13

231

来源：http://www.cnblogs.com/oomusou/archive/2011/02/21/inout_port.html (原创) 深入探讨inout port (SOC) (Verilog) (VHDL) (Quartus II) (SignalTap II) (DE2-70) Abstractinout port在硬件是很特别的东西，本文从各种面象去讨论，包括如何...

[原创].在Quartus II中分配管脚的两种常用方法

weixin_34116110的博客

01-18

1274

示范程序 seg7_test.v /* * seg7 x 8 查找表测试文件 */ module seg7_test( input CLOCK_50, output [7:0] SEG7_DIG, output [7:0] SEG7_SEG ); seg7_8_LUT u0( .i_clock(CLOCK_50), ...

FPGA学习—— 使用Quartus II 13.0版本进行波形仿真时没有输出的解决办法

qq_40730335的博客

09-25

2万+

刚学FPGA的话入门一般会用到Quartus II先做一个四选一选择器。如果你和我一样装了13.0的版本，则可能会出现波形仿真没有输出的情况。同时会闪先一个窗口。可以利用qq截图截住看报错。出现的问题可能的解决办法如下： 1.波形图vwf文件名字和项目目标文件名字不一致 2.默认选择了高级芯片，可以尝试自己选择芯片选择版本最低的芯片 ...

(转)如何增加SignalTap II能觀察的reg與wire數量? (SOC) (Quartus II) (SignalTap II)

weixin_34087503的博客

04-03

106

Abstract無法在SignalTap II觀察reg與wire，主要都是因為被Quartus II優化的關係，在Quartus II簡單的設定，就能增加SignalTap II能觀察的數量。 Introduction使用環境：Quartus II 8.0 在(原創) 如何使用SignalTap II觀察reg與wire值? (SOC) (Verilog) (Quartus II) (S...

quartus工具篇——Signal Tap

最新发布

qq_52548731的博客

07-17

4730

quartus——signal tap使用

用Quartus仿真计数器模块：

EyreG97的博客

05-11

1万+

一：部分主体操作步骤：（省略顶层BDF文件及virlog文件过程及生成元件）1.观察计数器内部原理：2.创建vwf文件，添加node finder并仿真，观察波形和毛刺。3.使用signal tap 文件进行验证。二.0—9计数器中重点问题理解：（1）在①②，③④之间出现毛刺，因为OUT是几个子状态out[0][1][2][3]分别情况的组合，在输入端存在竞争，在输出端出现毛刺，即“冒险”。（2）...

【数字系统】LED动态显示模块设计：数据输入/动态显示/按键信号转换 Quartus II 环境/Verilog HDL语言/编程+仿真+开发板/FPGA/CPLD/EDA

StormBorn0301的博客

07-18

2988

一、实验目的 1. 学习理解LED动态显示的工作原理 2. 进一步掌握Verilog HDL层次化的设计方法。 3. 掌握Verilog HDL行为级描述与结构化描述方法。 4.显示数值的数据输入模块、数据动态显示模块、信息可调整的动态显示顶层模块的设计与仿真。二、实验过程步骤 1、设计模块1：显示数值的数据输入display_decode a.模块功能要求八段数码管有两种不同的形式：一种是八个发光二极管的阳极都连在一起的，称之为共阳极八段数码管；另...

Quartus II：VHDL组合逻辑-时序逻辑练习

weixin_46129506的博客

03-26

4110

目录一、在QuartusII 中用原理图输入法设计 4 位加法器1.在之前的实验基础上设计4位全加器2.仿真波形图3.引脚绑定4.硬件测试二、应用QuartusII 完成基本组合电路设计（一）2选1多路选择器1.新建VHDL 文件2.仿真波形图（二）多路选择器1.新建VHDL 文件2.仿真波形图（三）引脚锁定以及硬件下载测试1.2选1多路选择器2.多路选择器三、应用QuartusII 完成基本时序电路的设计（一）.触发器设计1.新建VHDL文件2.仿真波形图（二）锁存器设计1.新建VHDL文件2.仿真波形图

quartus工具篇——modelsim的使用

qq_52548731的博客

07-16

7145

quartus--modelsim的使用

QuartusⅡ波形图仿真后没有显示怎么办？

狂小虎/Anthony Dave的博客 KuangXiaoHu's Blogs

01-22

2万+

有的同学可能仿真波形时成功后没有显示，那么在仿真中将overwrite simulation input file with simulation results勾选即可

Quartus II 13.0无modelsim进行仿真(用自带仿真器)

fpga学就完事了

08-05

1万+

网上都说9.0后面的版本不带仿真功能，但我发现13.0还是有自带仿真。接下来我用Quartus II 13.0进行一次简单的仿真： 1、新建文件夹test作为工程目录 2、打开Quartus，选择file -> new project wizard page 2 of 5 跳过，我的板子型号如下，不过仿真而已，随便选个也行后面page 4 5 都跳过 3、file -> new -> Verilog HDL file，新建一个Verilog文件，随便写个2选1选..

Quartus II SignalTap使用

lxm920714的专栏

12-18

5426

首先说一下SignalTap和ModuleSim的区别，很显然这是两个不同的东西，SignalTap是集成于Quartus II的，是通过JTAG来抓取实际信号用于分析的，而ModuleSim则是独立于Quartus II，是用于进行功能仿真的一个软件。一般的话，用ModuleSim进行功能仿真肯定是第一步，功能验证正确之后，再将代码烧写到板子里去，查看运行结果，这时候我们就需要用到Signal...

用Quartus II + Verilog 做FPGA/CPLD设计/仿真的几个基本问题(自己总结的,对初学者有效)

zhongrg的专栏

10-23

8304

用Quartus II + Verilog 做FPGA/CPLD设计/仿真的几个基本问题(自己总结的,对初学者有效) Topic 1. 对端口的准确理解 module test11 (clk, testin, testout); input clk; input testin; output testout; reg testout; ... endmod

FPGA——inout的用法

Cherish_x的博客

01-16

3352

inout，顾名思义，也就是这个端口既可以输入数据也可以输出数据，但是他有一个规则：当他做输入端口时，一定要置为高阻态。 reg out_data; reg test_cnt;//test端口输入\输入方向控制位，1 输入 0 输出 assign test = test_cnt ? 1'bz : out_data;

Quartus ii分配引脚的三种方式